基于ZYNQ7020的帧差法运动目标检测系统源码+全部数据（高分毕业设计）.zip 已获导师指导并通过的高分毕业设计项目，利用带硬核的ZYNQ平台，合理利用以并行运算见长的FPGA和以控制见长的ARM核，用帧差法高效地实现了对OV5640采集的运动目标进行检测，并通过HDMI输出到显示器上。 在PL端主要实现视频图像的采集、灰度转换、帧间差分算法的设计，而PS端主要完成了对OV5640摄像头的配置以及和DDR3存储器的读取。采用软硬件协同的方式，通过OV5640进行视频图像的采集，使用VDMA IP核将数据存储到DDR中，在经过处理后将结果通过HDMI输出至显示器显示。该系统能够实时检测出运动目标，并在很大程度上解决了当前运动目标检测跟踪有关的算法在嵌入式平台上运行实时性差、耗费资源大、功耗高的问题。基于该硬核实现的的智能信息处理系统，具有创新性、实用性和具体的应用场景。 基于ZYNQ7020的帧差法运动目标检测系统源码+全部数据（高分毕业设计）.zip 已获导师指导并通过的高分毕业设计项目，利用带硬核的ZYNQ平台，合理利用以并行运算见长的FPGA和以控制见长的ARM核，用帧差法

Xilinx的SDK自带的lwip_echo例程，直接应用到板子上会出现反复重连的现象，这个版本修复了这个bug。如果依然有疑问，可以直接参考我的专栏https://www.bilibili.com/read/cv5173176

内容：二阶数字锁相环的FPGA实现工程文件 仿真平台：Vivado 2018.3 各模块：数字鉴相器（乘法器+低通滤波器），环路滤波器，压控振荡器 主要使用IP核：Multiplier，FIR Compiler，dds_compiler 注：仿真时，testbench文件中，输入数据文件目录：$readmemb("D:/FPGA_Project/04_FSK_System/PllTwoOrder/din.txt", memory); 改成自己电脑对应文本文件的目录

基于Vivado2018的16QAM调制完整工程文件，采用全verilog语言，可直接testbench仿真

基于Vivado2018的数字基带信号HDB3编译码完整工程文件，带RAM IP核模拟信道，FIR核脉冲成型，可直接testbench仿真

复数乘法器 ip核 练习工程 vivado2018.3/modelsim se10.7 行为仿真

fft ip核 练习工程 vivado2018.3/modelsim se10.7

可以用在vivado2018.1和vivado2018.2 license 都可以用，测试通过

Vivado2018.3软件下载-附件资源

下载资源后，请严格按照文档https://www.bilibili.com/read/cv4764474所述进行工程的搭建。