vivado2017.4进行网表封装,包含IP核封装方法,测试可用
2021-12-27 23:17:31 905KB FPGA vivado网表
1
适用于vivado2017.4以上版本,在Vivado TCL命令窗口中可以通过调用write_edif命令将用户自定义模块封装成.edf网表文件(类似ISE里的.ngc文件),但按照官方给出的参考用法生成的网表文件对自定义模块有种种限制,即待封装的模块不能含有Xilinx IP(少部分IP可以包含,如RAM IP、FIFO IP等),如DSP IP、MIG IP等,否则在编译时将报错,提示有未定义的黑盒。那么如何将包含XIlinx IP的用户模块封装成网表文件,下面将给出详细教程
2021-12-20 20:36:32 906KB vivado
1