摘要:卷积码在现代无线通信系统中应用十分广泛,Viterbi译码是常用的一种对卷积码的译码算法。介绍了卷积编码及Viterbi串行解码的原理及其FPGA的实现。在保证系统性能的前提下讨论了分帧式编解码在实际系统中的应用。   0 引言   在现代通信系统中,信道编码技术得到了广泛的应用。卷积码结构简单,硬件实现容易,同时有着较好的查错纠错能力,因此在无线通信中经常使用,而其解码方式常用Viterbi译码。   1 卷积编码   卷积码(Convolutional Coding)是由PgElias 于20 世纪50年代提出的一种非分组码。它实现非常简单,将要发送的信息序列经过一个特定的线
1
Verilog / FPGA高效的Viterbi解码算法。 概述 维特比算法作为卷积码的最大似然(ML)解码技术而闻名。 (n,k,m)维特比解码器中的路径存储单元负责跟踪与由路径度量单元指定的尚存路径相关联的信息位。 维特比解码器和二进制卷积码由三元组(n,k,m)表示,其中: 每当接收到k个输入位时,就会生成n个输出位。 k是输入序列的数量(因此,编码器由k个移位寄存器组成)。 m表示必须存储在编码器中的先前k位输入块的数量。 格子图 格状图通常用于可视化维特比算法如何做出最大似然(ML)解码决策。 带有最终ML路径的示例网格如下所示 新颖的路径内存节省技术 Viterbi解码器通常基于FPGA / ASIC,因此在路径存储器的大小上具有上限。 提出了一种用于节省路径存储器的新颖方法,用于维特比解码器。 成功开发了许多使用该路径存储器的回溯式维特比解码器。这表明,使用这种高效存储
2022-04-08 10:17:51 7.6MB viterbi-algorithm fpga xilinx verilog-hdl
1
用c语言实现(2,1,5)卷积码编码,viterbi译码算法
2022-03-07 21:03:33 200KB 卷积码编码 viterbi解码
1
行业分类-电信-任意信息速率的GMSK信号的Viterbi解码方法.rar
2021-08-21 19:02:33 403KB 行业分类-电信-任意信息速率的G
卷积码viterbi解码算法matlab代码。hard decision和soft decision。对应的卷积码生成多项式为内附的encoder和encoder_QPSK(可根据自己的需要修改)
2019-12-21 20:17:17 4KB viterbi 卷积码
1