搜索【vhdl，分频】的结果

VHDL分频器_占空比50％_将FPGA板上的50Mhz的信号分频为1hz时钟信号

2023-04-12 16:55:13 989KB fpga

1

VHDL分频器的设计

主要介绍各种分频的设计（奇数、偶数、小数等各种分频源代码，而且还可以调节占空比。）

2023-03-04 20:06:52 315KB FPGA、VHDL、分频

1

VHDL分频器设计原理说明

VHDL分频器设计，多种方式挺好的值得一看

2022-06-14 09:06:59 332KB VHDL 分频器设计原理

用VHDL语言的两种分频方法及testbench

使用VHDL语言的两种分频方法介绍及其modelsim的testbench。

2021-12-12 21:33:08 290KB VHDL 分频 testbench FPGA

1

VHDL任意分频器

VHDL编写的任意分频器，通过修改参数即可实现任意的分频占空比为50%，读者可以调整代码修改所需的占空比。

2021-11-10 15:12:32 1KB VHDL 分频

1

VHDL分频器

使用VHDL编写的分频器。主频率为50MHZ，进行分频后得到1HZ的时钟。

2021-09-30 20:56:24 521B VHDL 分频 fpga 1HZ

1

分频系数1000分频器vhdl

2021-05-25 09:01:39 157KB vhdl 分频器

1

VHDL 分频器十分频

VHDL 分频器十分频 div分频器里面有详细注释

2021-05-07 13:27:18 887B VHDL 分频器 十分频

1

使用VHDL进行各种分频器设计

本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设计，包括偶数分频、非50%占空比和50%占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。

2020-11-18 15:15:01 535KB VHDL，分频器，奇数，偶数，小数，占空比可调

1

vhdl分频：一个时钟频率产生三个不同频率

对一基带频率进行10，2，100分频产生三个不同频率

2019-12-21 20:21:57 1KB vhdl，分频

1