关于BCH的编码器和译码器，可实现16位，32位，64位，128位的编码和译码纠错，2位纠错，Verilog实现

t=3 BCH码peterson解码算法，使用verilog实现，纯组合逻辑

Matlab代码verilog BCH-63-56 基于MATLAB和FPGA的CCSDS BCH（63、56）编码器和解码器CCSDS标准中BCH（63,56）码的编译码MATLAB与FPGA实现 这是BCH（63,56）通道编码的编码器和解码器的MATLAB和Verilog HDL实现。 我首先使用MATLAB来验证算法，然后使用硬件编程语言Verilog HDL来实现它。 对于解码器部分，我使用两种方法来实现（请参阅参考资料1和2）。 大多数工作是在2017年我在北京航空航天大学获得学士学位的毕业项目期间完成的。 这些是我使用的两个参考文献（不幸的是其中之一不是用英语写的）： （用英语） （用中文（表达）