UART控制器的vhdl和verilog源码

基于FPGA的数字图像处理基础源码，包括形态学变换，边缘检测，色度转换等等

opb总线到PCI总线桥接器的源代码。

AD9250是一款双通道14位ADC，最高采样速率250 MSPS，JESD204B Subclass 0或Subclass 1编码串行数字输出

基于DAC TLC5615 +ADC tlc549芯片+VGA显示的简易数字示波器实验FPGA设计Verilog源码Quartus18.0工程文件，利用AD、DA和VGA三个外设来实现简易示波器，DA外设发送正弦波给AD外设，AD外设解析成数字信号将数据送给VGA外设进行显示。在VGA上可以看到DA外设发送的波形、波形频率和波形峰峰值。 module Oscilloscope_Top ( //时钟和复位端口 CLK_50M,RST_N, //拨码开关端口 SWITCH, //AD外设端口 AD_CS,AD_CLK,AD_DATA, //DA外设端口 DA_CLK,DA_DIN,DA_CS, //VGA外设端口 VGA_HSYNC,VGA_VSYNC,VGA_DATA ); //--------------------------------------------------------------------------- //-- 外部端口声明 //----------------------------------------------------

实现spi slave收发 从dsp获取读写指令，地址信息，写入数据到指定地址，或者读取地址数据发回dsp 地址位宽可调整，每次读写一个byte数据 游戏之作，希望大家喜欢

利用Verilog语言实现PID增量式控制，输出占空比

完整的卡尔曼滤波算法，用Verilog代码编写，对初学者学习有帮助，欢迎下载

8051的开源verilog代码，可用于内核研究

中南大学 电子信息工程专业 EDA课程设计指导书及源代码，设计内容：基于verilog HDL 16位RISC CPU设计与仿真，采用5级流水线。开发工具：quartusII, modelsim