verilog实现浮点数加法运算,采用单精度浮点型格式,实现硬件浮点数相减,并且可以根据需要更改其浮点型减法的精度
2023-04-11 12:01:25 6KB FPGA verilog实现浮点
1