该开发板及配套教程是本人在华为工作期间设计的，目的在于提高同事朋友 学习CPLD 的兴趣与效率，该教程主要是 CPLD 及 Verilog 的基础入门级学习，通 过实例实战、教程文档、教学视频的方式，引导初学者快速入门和应用。 板载的 CPLD 为公司优选的 Altera EPM240（兼容 EPM570），这个 CPLD 在我 们 xPON 单板或许多其他产品上都有用到。虽然只有 240 个 LE，但是用作基础入 门级学习是很合适的。 学习板配套通过 20 个实例，只要亲手尝试这些实验，相信对于初学者来说， 应该能够掌握 CPLD 和 Verilog 的基础了。至于后面的提升，就只能靠个人努力了。 我自己非逻辑开发人员，也是仅仅掌握比较基础的知识，所以这套资料全部都是针 对入门和基础的。没有专门的理论学习，关于 CPLD 和 Verilog 的理论学习，穿插 于各个实例中。 板载有包括LED、扩展 IO等资源，也可以用作一些其他目的的调测验证工作。 说到 CPLD 就得提一下 FPGA，FPGA 是比 CPLD 更高级的可编程逻辑器件， 但很多基础内容是相通的，包括编程语言都是一样的，所以也可以将 CPLD 当成入 门级的 FPGA。

verilog程序设计实例学习基础教程FPGA教学实验Verilog HDL例程源码合集: accn.v account.v add4_1.v add4_2.v add4_3.v add8.v add8_tp.v adder.v adder16.v adder4.acf adder4.hif adder4.ndb adder4.v adder8.v adder_tp.v add_ahead.v add_bx.v add_jl.v add_tree.v alu.v alutask.v alu_tp.v aoi.v bidir.v bidir2.v block.v block1.v block2.v block3.v block4.v buried_ff.v carry_udp.v carry_udpx1.v carry_udpx2.v clock.v code_83.v compile.v control.v correlator.v count.v count10.v count4.v count4_tp.v count60.v count8_tp.v crc.v cycle.v decode47.v decode4_7.v decoder1.v decoder2.v decoder_38.v delay.v dff.v dff1.v dff2.v dff_udp.v encoder8_3.v examples.pdf fir.v fre_ctrl.v fsm.v full_add1.v full_add2.v full_add3.v full_add4.v full_add5.v funct.v funct_tp.v gate1.v gate2.v gate3.v half_add1.v half_add2.v half_add3.v half_add4.v jk_ff.v johnson.v latch.v latch_1.v latch_16.v latch_2.v latch_8.v linear.v longframe1.v longframe2.v loop1.v loop2.v loop3.v mac.v mac_tp.v map_lpm_ram.v mpc.v mpc_tp.v mult.v mult4x4.v mult_for.v mult_repeat.v mult_tp.v mux21_1.v mux21_2.v mux2_1a.v mux2_1b.v mux2_1c.v mux31.v mux4_1.v mux4_1a.v mux4_1b.v mux4_1c.v mux4_1d.v mux_case.v mux_casez.v mux_if.v mux_tp.v non_block.v paobiao.v paral1.v paral2.v parity.v pipeline.v ram256x8.v random_tp.v reg8.v resource1.v resource2.v rom.v sell.v serial1.v serial2.v serial_pal.v shifter.v song.v test.v test1.v test2.v time_dif.v traffic.v transcript tri_1.v tri_2.v updown_count.v voter7.v wave1.v wave2.v

VERILOG基础程序例程 基础教程 初学代码 FPGA测试VERILOG源码,包括大量的设计实例，逻辑源码， 可以做为你的学习参考。