一个i2c的验证平台实例作为uvm验证平台参考

DUT为倍数放大模型，模型功能正常，带有可选择的BUG。 reference model使用包含C和C++两种，通过dpi和SV通信。 包含完整的VUM验证组件。

FFT有以下特性： l支持2^N复数点FFT/IFFT运算，其中4<= N <= 10 l支持数据input和output并行 l采用Raidx-4 butterfly设计 l支持添加循环前缀 l支持自动休眠（低功耗） 验证平台基于windos（questasim），包含与c model的自动比对

是芯片验证漫游指南一书的源码，源码和配套书籍使用更方便哦，书籍可以看我上传的另外一个资源

基于UVM验证平台Makefile,支持通用,需提供独特dut.f tb.f这两个filelist

代码在书里有，其中注释是我自己加的，对应博文里的讲解。

代码在书里有，其中注释是我自己加的，对应博文里的讲解。

代码在书里有，其中注释是我自己加的，对应博文里的讲解。

基于win10平台的questasim仿真 uvm验证环境

随着集成电路规模和复杂度的提高，其验证工作也日益复杂和重要，验证周期己经达到甚至超过整个芯片设计周期的70%，因此，急需找到一种高效的验证方法，以便提高验证效率，增强验证平台的可重用性。基于SystemVerilog语言的 UVM 验证方法学可以有效提高验证效率，缩短验证周期。采用高层次的抽象模型C_Model作为参考模型接入UVM平台，对数字基带处理单元中标签发送链路的编码模块进行验证，设计随机和非随机的testcase，通过driver和monitor验证组件来发送、监测并收集数据，包括硬件设计RTL代码产生的数据和参考模型产生的数据，然后将两数据送入设计的UVM计分板模块进行比对，从而实现对RTL的功能验证，验证系统的优劣可通过功能覆盖率来体现。验证结果表明，UVM计分板中比对正确且功能覆盖率达到了100%。