SystemC时钟模型
在SystemC中，时钟被作为一个特殊的对象处理，它就是sc_clock类。
时钟端口作为一个特殊的端口。如：
sc_in_clk clk1;//可以用sc_in clk1代替
在SystemC2.0.1中，sc_clock一共有6个重载的构造函数 。如:
sc_clock( sc_module_name name_,
const sc_time& period_,
double duty_cycle_ = 0.5,
const sc_time& start_time_ = SC_ZERO_TIME,
bool posedge_first_ = true );
2023-03-19 22:52:50
776KB
1
[摘要] 本实验利用SystemC作为开发工具，Visual Stdio 2005作为开发平台，设计实现了一个5周期流水线的MIPS CPU,使其能够执行一些基本的MIPS指令（加法，位移，条件跳转和绝对跳转）,利用 Forwarding技术消除了 采用 MIPS 设计架构所带了的Hazard。并且配套设计了一个四路组关联的Cache。
2023-03-13 09:31:32
7.84MB
1
SystemC项目
加法器：半加法器，全加法器，4位加法器
计数器：4位计数器
encoder_decoder：4x2编码器，2x4解码器，3x8解码器
shift_reg：4位移位寄存器
xor：使用“与非”门的XOR门
2023-02-13 05:35:39
36KB
1
[摘要] 本实验利用SystemC作为开发工具，Visual Stdio 2005作为开发平台，设计实现了一个5周期流水线的MIPS CPU,使其能够执行一些基本的MIPS指令（加法，位移，条件跳转和绝对跳转）,利用 Forwarding技术消除了 采用 MIPS 设计架构所带了的Hazard。并且配套设计了一个四路组关联的Cache。在 MIPS 的流水设计上，笔者采用了控制信号分阶段译出、指令各个阶段保存的创新性设计思想，虽然此设计并不具有相对于李亚明教科书上设计的优势，但笔者通过自己的实践感觉受益匪浅。
2023-01-09 16:02:35
778KB
1
一本描述使用systemc进行RTL设计验证的方法学书籍，对于了解ASIC或者芯片设计中的ESL级别的方法学有很大的指导意义
2022-11-18 20:35:59
387KB
1
这本电子书里比较详尽的介绍了systemc。是初学者必备知识。Ｓystemc示例代码中有一个例子，simple-bus,该文档教你如何调试它，了解其执行流。看过书里的介绍后，你就能完全理解这个程序。
2022-09-30 00:07:51
33.99MB
1