提供了VCS SystemC联合仿真接口的介绍，使VCS和SystemC建模环境可以一起工作，当模拟在Verilog中描述的系统时，VHDL和SystemC语言。文档为2019最新版。
2021-05-09 16:01:20
1.63MB
1