1)用硬件描述语言(Verilog)设计MIPS流水线CPU,支持如下指令集: {add,addi,addiu,addu,and,andi,beq,bne,divu,j,jal,jr,lb,lbu ,lhu,lui, lw,multu,mfhi,mflo,or,ori,slt,slti,sltu,sll,sra,srl,sb,sh,sw,sub,sub} 2)用仿真软件Modelsim对有数据冒险和控制冒险的汇编程序进行仿真。
2021-04-30 23:04:12 34KB verilog 5级流水线 CPU stall
1