基于Quartus15的 cycloneIV PLL重配置源代码，已经封装完成，可以直接调用。仅使用了ATLPLL一个IP核，资源占用非常少，支持10M-200M步进10M的时钟输出，仿真和实际测试均可正常使用。
2021-09-09 21:23:39
8KB
1
基于xilinx fpga完成Partial Reconfiguration部分动态重配置设计实现，可参考博客xilinx fpga 部分动态重配置（Partial Reconfiguration）设计实现
2021-08-12 13:28:16
2KB
1
此资源主要为Cyclone IV的pll_reconfig使用范例，利用pll_reconfig实现时钟的动态配置，其详细的配置步骤可参考我的这篇博客https://blog.csdn.net/qq_44810239/article/details/109522470，此外里面还包含有Cyclone IV的器件手册中文版以及官方的pll_reconfig使用指南
2021-07-29 13:14:26
18.49MB
1