#首先安装Quartus II 11.0软件（默认是32/64-Bit一起安装)：
#用Quartus_II_11.0_x86破解器(内部版).exe破解C:\altera\11.0\quartus\bin下的sys_cpt.dll文件（运行Quartus_II_11.0_x86破解器(内部版).exe后,直接点击“应用补丁”，如果出现“未找到该文件。搜索该文件吗？”，点击“是”，（如果直接把该破解器Copy到C:\altera\11.0\quartus\bin下，就不会出现这个对话框，而是直接开始破解！）然后选中sys_cpt.dll，点击“打开”。安装默认的sys_cpt.dll路径是在C:\altera\11.0\quartus\bin下）。
#把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 11.0的Tools菜单下选择License Setup，下面就有NIC ID)。
#在Quartus II 11.0的Tools菜单下选择License Setup，然后选择License file，最后点击OK。
#注意：license文件存放的路径名称不能包含汉字和空格，空格可以用下划线代替。
#备注：此软件在Windows XP和Windows 7的32/64位操作系统下都验证过了，没有问题！Windows Vista 32/64因为微软都放弃了，所以没有验证，理论上应该可以正常使用。
#仅限于学习,不要用于商业目的! 严禁贴到网上！！！
#此软件已经通过了诺顿测试，在其它某些杀毒软件下，也许被误认为是“病毒”，这是杀毒软件智能化程度不够的原因，所以只能暂时关闭之。
#内部版，没有在启动画面中加入了“Altera中国区代理――骏龙科技有限公司”的防伪字样。
2022-07-22 11:29:09
1.24MB
1
UART串口Verilog通信cpld quartus10.1逻辑工程源码+自定义uart协议说明,已在项目中使用，可以做为你的设计参考。
下位机与上位机通信协议：
1、通信采用异步串口通信，波特率为115.2KBPS，
2、上位机发送数据格式：55--F1--DATA1-- DATA2--FF
DATA1 GPIO 输出高低控制；
DATA2 GPIO 32路GPIO选择控制；
下位机uart CPLD接收数据【控制32路GPIO输】
55 F1 01 (00-1F) FF 32路GPIO中的一路输出高
55 F1 08
2021-02-05 22:05:00
592KB