基于中颖SH367309芯片的48V锂电池保护板设计方案，涵盖硬件设计和软件实现两大部分。硬件部分重点讲解了原理图设计中的关键点如电压采样、过流保护以及PCB布局注意事项；软件部分则深入探讨了寄存器配置顺序、过流保护算法优化等实际编码技巧。此外还分享了一些常见问题及其解决方案，如随机唤醒问题和低温均衡异常等。 适合人群：从事锂电池管理系统开发的一线工程师和技术爱好者。 使用场景及目标：帮助开发者掌握从零开始搭建一套完整的锂电池保护系统的方法，提高产品稳定性和可靠性。 其他说明：文中提供了完整的工程文件下载链接，方便读者进行实践操作。

内容概要：本文介绍了台达提供的三电平有源电力滤波器（APF/SVG）方案，涵盖了设计文档、源码、原理图PDF、PCB文件以及后台测试流程。文中详细描述了硬件架构和控制算法，特别是NPC型三电平拓扑的应用及其优势。控制核心采用了双DSP+FPGA架构，实现了改进的ip-iq谐波检测法，显著提高了动态响应速度。此外，还提到了PCB设计中的磁隔离方案和严格的布线控制，确保了系统的高效性和稳定性。最后，测试流程文档展示了满载实验数据，解决了中点电位平衡算法在轻载时的震荡问题。 适合人群：从事电力电子、电力系统设计和优化的专业人士，尤其是对有源电力滤波器感兴趣的工程师和技术研究人员。 使用场景及目标：适用于需要深入了解三电平有源电力滤波器的设计、实现和测试的技术人员。目标是掌握台达方案的具体实现方法，提高相关项目的设计和调试能力。 其他说明：本文不仅提供了详细的硬件设计和软件实现资料，还包括实际测试数据和遇到的问题及解决方案，为后续研究和应用提供了宝贵的经验。

EMC整改及PCB设计(培训资料)-SGS

AD09正版看图软件，免费使用，无需license，不用担心被查盗版

PCB电路板的EMI（电磁干扰）设计规范步骤是在PCB设计过程中极其重要的一环，它直接关系到电子设备的电磁兼容性能。EMI设计规范的目的是为了确保电路板在运行中不产生过度的电磁干扰，同时也确保电路板能够抵御外界电磁干扰的影响。对于电源开发者而言，提前进行EMI设计可以大幅度节省后期整改EMI问题所花费的时间和成本。 EMI设计规范要求设计工程师在电路板的各个IC的电源PIN处配置适当的去耦电容，通常是每个PIN配置一个0.1μF的电容。对于BGA封装的芯片，需要在其四角分别配置0.1μF和0.01μF的电容，共八个。这样做可以为IC提供稳定的电源，同时降低电源平面和地平面之间的干扰。 在走线方面，尤其是涉及电源的走线，必须加上适当的滤波电容，比如VTT（终端电压调节器）的走线。这样的设计不仅可以提升电路的稳定性，还能减少EMI。 时钟线的设计是EMI设计规范中的重点之一。建议先布设时钟线，这是因为它通常频率较高，对EMI的影响较大。对于频率大于或等于66MHz的时钟线，建议每条线通过的过孔数不超过两个，平均数不超过1.5个。对于频率小于66MHz的时钟线，每条线通过的过孔数不超过三个，平均数不超过2.5个。如果时钟线长度超过12英寸，且频率大于20MHz，过孔数同样不应超过两个。对于有过孔的时钟线，在其相邻的第二层（地层）和第三层（电源层）之间应添加旁路电容，以保证时钟线换层后参考层的高频电流回路连续。旁路电容的位置应靠近过孔，并与过孔的间距不超过300MIL（1MIL约等于0.0254mm）。所有时钟线原则上不应穿岛，即不应穿过电源岛或地岛。若条件限制必须穿岛，时钟频率大于等于66MHz的线路不允许穿岛，而频率小于66MHz的线路则应在穿岛处添加去耦电容。 对于I/O口的处理，同样需要特别注意，I/O口需要和I/O地尽可能靠近。在I/O口的电路中增加EMI器件时，应尽量靠近I/O Shield。各I/O口的分组应该按照规范执行，比如PS/2、USB、LPT、COM、SPEAKER OUT、GAME等接口共用一块地，其最左端和最右端与数字地相连，宽度不小于200MIL或者三个过孔，其他部分则不应与数字地相连。I/O口的电源层与地层需要单独划岛，并确保顶层和底层都铺地，信号线不允许穿岛。 针对EMI设计规范，设计工程师必须严格遵守。EMI工程师负责检查规范执行情况，并对违规导致EMI测试失败的情况负责。EMI工程师还需不断优化规范，并对每一个外设口进行EMI测试以确保没有遗漏。此外，设计工程师有权提出对规范的修改建议，而EMI工程师有责任通过实验验证这些建议并将其纳入规范。 EMI工程师应当致力于降低EMI设计成本，并尽量减少磁珠等元件的使用数量。这一目标的达成是通过不断实验和优化设计来实现的。良好的EMI设计可以减少电路板对其他设备的干扰，同时提升设备的稳定性和可靠性，是电子工程师必须掌握的重要技能之一。

对电子产品开发，生产、使用过程中常常提出电磁干扰、屏蔽等概念。电子产品正常运行时其核心是PCB板及其安装在上面的元器件、零部件等之间的一个协调工作过程。要提高电子产品的性能指标减少电磁干扰的影响是非常重要的。

电磁兼容性（EMC）是电子设计中的一个关键因素，尤其在高速PCB（印刷电路板）设计时显得尤为重要。随着电子设备中电路运行速度的提升，电磁干扰（EMI）问题变得愈加突出。PCB设计时，为了确保产品在电磁环境中能正常工作，同时不会对其他设备产生不可接受的电磁干扰，需要考虑以下几个方面的电磁兼容性问题。 考虑的是关键器件的尺寸。器件尺寸越大，可能产生的辐射就越强，从而更容易引起电磁干扰。射频（RF）电流能够产生电磁场，如果这些电磁场通过机壳泄漏出来，就会导致电磁兼容性问题。 是阻抗匹配的问题。为了最小化信号反射和传输损耗，需要源和接收器之间的阻抗匹配。阻抗不匹配可能导致信号失真和传输效率降低，进而影响电磁兼容性。 第三，干扰信号的时间特性也需要关注。电子设备产生的干扰信号可以是连续的，如周期信号，或者是在特定操作周期内出现的，如按键操作、上电干扰、磁盘驱动操作或网络突发传输。了解干扰信号的特性有助于采取适当的抑制措施。 第四个因素是干扰信号的强度。干扰信号的强度决定了它对其他设备的潜在干扰程度。源能量级别越高，产生的有害干扰就越大。 第五个考虑点是干扰信号的频率特性。高频信号更容易被设备接收，因此需要采取措施减少高频信号的干扰。使用频谱仪可以观察到信号在频谱中的位置，帮助识别干扰源。 在PCB设计时，还应考虑电路组件内的电流流向。电流总是从高电位流向低电位，并且形成闭环回路。最小回路的原则对减少电磁干扰非常关键。针对检测到的干扰电流方向，通过调整PCB走线，可以避免对负载或敏感电路产生影响。 另外，走线的阻抗特性是高速PCB设计中不可忽视的一环。在高频应用中，走线的阻抗包括电阻和感抗，而在100kHz以上的高频操作时，走线可能变成电感。如果设计不当，PCB走线有可能成为一个高效的天线。为避免这一点，PCB走线应避开特定频率的λ/20以下工作。 PCB的尺寸和布局也是电磁兼容性设计中需要考虑的重要因素。过大的PCB尺寸会导致走线过长，系统抗干扰能力下降，成本上升；而尺寸过小则可能导致散热和互扰问题。在PCB布局上，设计师需要考虑PCB的整体尺寸，放置特殊元件的位置，如时钟元件应避免周围铺地和位于关键信号线的上下，从而减少干扰。 PCB设计中的电磁兼容性问题涉及多方面的考量，包括器件尺寸、阻抗匹配、干扰信号特性、电流流向以及走线和布局设计。为了达到良好的EMC性能，设计师必须充分理解这些因素，并运用相应的设计规则和方法。这包括但不限于选择合适的设计工具，进行充分的仿真和测试，并不断调整设计以满足电磁兼容性标准。通过这些细致入微的工作，可以保证设计的产品能够在复杂的电磁环境中正常、稳定地工作。

本文档是《嵌入式学习资料-h100硬件开发指南.pdf》的详细介绍，该指南主要聚焦于HM100类脑计算加速模组（以下简称HM100）的硬件设计，包括硬件原理图设计、PCB设计、单板热设计建议等内容。文档版本为1.7.0，发布日期为2022年6月6日。版权归属于北京灵汐科技有限公司，本指南详尽地提供了硬件设计方法，适用于灵汐技术支持工程师、渠道伙伴技术支持工程师及单板硬件开发工程师等特定人员。 在文档中，有明确的符号约定，用以提示不同的潜在危险级别，以及用于强调正文信息的附加内容。通用格式约定也得到清晰的定义，如宋体为正文，黑体为标题，楷体为警告提示等。表格内容约定部分则说明了如何处理文档中的空白单元格和用户可自行配置的部分。 修订记录部分详细记录了每次更新的内容，包括修订日期、版本号以及修订说明，以便用户追踪文档的变更历史。从2021年10月26日的V1.0.0版本首次发布以来，文档经历了多次更新，最近的更新是在2022年6月6日的V1.7.0版本，其中增加了散热设计的说明并移除了连接器参考资料。 文档的内容涵盖硬件原理图设计、PCB设计、单板热设计建议等方面。具体地，在PCB设计方面，指南提供了详细的设计方法和步骤。对于类脑计算加速模组的特殊应用，文档给出了关于PCIe接口的配置和优化建议，以及对散热设计的具体建议，确保模组在高性能运行时的稳定性和可靠性。此外，文档还包含了硬件开发过程中可能遇到的各种问题的解决方案。 为了保证产品的安全使用，文档中也包含了一个重要的安全声明部分。在使用HM100类脑计算加速模组之前，用户必须仔细阅读文档内的警示信息，确保安全、合理地使用产品，避免可能导致的数据丢失、元器件损坏、火灾、触电或其他伤害。此外，文档还强调了对本公司商业合同和条款的遵循，以及对文档内容的使用限制，即未经书面许可不得复制、修改或传播文档内容。 这份硬件开发指南是一份详尽且实用的参考资料，它不仅详细记录了硬件开发过程中的重要信息，还为开发者提供了安全使用指南，使其能安全且有效地进行HM100类脑计算加速模组的开发工作。

印制电路板（PCB）设计与制造遵循一系列标准，以确保产品的可靠性和一致性。以下是一些关键的IPC（国际电子工业联接协会）标准的详细介绍： 20) IPC-SC-60A：该标准关注焊接后溶剂清洗的过程，涵盖了自动和手工焊接中的清洗技术，讨论溶剂特性、残留物影响以及过程控制和环保要求。 21) IPC-9201：涉及表面绝缘电阻（SIR）的手册，提供了SIR的定义、理论、测试方法和环境因素，如温度和湿度对SIR的影响，以及故障分析和对策。 22) IPC-DRM-53：是一个关于通孔安装和表面贴装技术的桌面参考手册，包含图示和照片，帮助理解各种组装技术。 23) IPC-M-103：表面贴装装配手册，整合了与表面贴装相关的21个IPC文件，提供全面的表面贴装技术指导。 24) IPC-M-I04：印刷电路板组装手册，涵盖10个最常用的文件，指导组装过程和相关技术。 25) IPC-CC-830B：针对电子绝缘化合物的标准，定义了在PCB组装中使用的涂敷材料的质量和资格要求。 26) IPC-S-816：表面贴装技术工艺指南，列出并解决了表面贴装组装中的常见问题，如短路、遗漏焊点、元件定位不准确等问题的解决方案。 27) IPC-CM-770D：印制电路板元器件安装指南，提供了元件准备和组装的详细步骤，包括手工和自动组装、表面贴装和倒装芯片技术，以及后续焊接、清洗和涂敷工艺的考虑。 28) IPC-7129：定义了计算DPMO（每百万机会发生故障数目）的方法，为质量控制和缺陷率的行业基准设定标准。 29) IPC-9261：印制电路板组装产量估算和DPMO计算，提供了评估组装过程不同阶段性能的工具。 30) IPC-D-279：表面贴装技术的可靠性设计指南，涵盖了适用于表面贴装和混合技术的PCB的制造过程和设计理念。 31) IPC-2546：阐述了在PCB组装中传递物料的要求，如传送系统、手工和自动化操作，以及各种焊接工艺。 32) IPC-PE-740A：印制电路板制造和组装的故障排除指南，提供了设计、制造、装配和测试过程中问题的案例和纠正措施。 33) IPC-6010：是印制电路板质量标准和性能规范的系列手册，定义了PCB行业的质量标准。 34) IPC-6018A：专注于微波成品印制电路板的检验和测试，规定了高频和微波PCB的性能要求。 35) IPC-D-317A：高速技术电子封装设计指南，涵盖了高速电路设计的机械、电气考量和性能测试方法。 这些标准确保了PCB设计和制造的标准化，从而提高产品的质量和可靠性，同时降低生产过程中的问题和风险，是硬件设计工程师不可或缺的参考资料。理解和遵循这些标准能够提升PCB的性能，确保其在各种应用中的稳定性和耐用性。

自学PCB设计的思路可以分为多个步骤，适合没有基础的初学者，也可以为有基础的设计师提供一些实践经验分享。在创建项目之前，需要建立良好的使用工具习惯，这有助于提高工作效率和学习效率。通过整理思路，可以使学习内容更加条理化，便于记忆。 具体到操作层面，第一步是创建项目文件，包括新建工程和元件库。在新建工程时，通常选择“文件→新建→工程”命令。接着，创建元件库是将所有用到的元件及其封装放入库中进行管理，操作路径是“文件→新建→元件库→起名字”。通过这种方法，可以为项目中的每个元件提供一个统一的管理平台。 第二步是新建元件。具体操作包括打开“文件→新建→元件→起名字”，并将新创建的元件保存到之前建立的元件库中。画元件的详细信息时，可以参考相关的教程链接，比如“立创EDA—如何创建画出一个自己的元件_立创eda自己绘制元件-CSDN博客”。在寻找元件时，可以通过立创商城搜索所需的器件，找到型号相符的器件后，下载数据进行查看。然后，需要将找到的封装器件复制到系统库中进行保存。此外，还需要将自己绘制的封装与元件关联起来。 第三步是画原理图，也就是俗称的“抄板”。在此过程中，首先放置元件，并根据提供的原理图进行连线。之后，为端口添加网络标签，连接各个端口。在整理模块时，可以加入折线并分区域设置折线样式。通过添加文字说明，使原理图更加清晰易懂。完成这些步骤后，需要对每个模块进行仔细检查，包括连线的准确性、引脚连接、以及电容和电阻等元件的规格大小设置。还需要通过“检查DRC”功能检查所有封装的完整性。 在画PCB细节方面，需要注意与距离相关的规范，例如在嘉立创EDA基础中提到的“1到对象2距离为7.8mil,应该>= 10mil报错怎么消除-CSDN博客”。这意味着在设计过程中，必须注意元件间的最小距离要求，以免造成设计错误。 在硬件电路思维方面，可以考虑如何使用电阻进行分压（降压）电路设计，以及如何通过加入限幅电路（二极管）来保护电路。这些基本的电路设计思路，是PCB设计中不可或缺的一部分。 自学PCB设计需要从基础知识开始，逐步深入学习到实际操作。通过理论与实践相结合，不断探索和实践，才能逐步成长为一名合格的PCB设计师。需要注意的是，文中可能会存在个别文字识别错误或漏识别的情况，需要读者在理解的基础上进行适当的调整。