用于高低压电路的LDMOS解决方案

以往对SOI器件的建模基本上基于漂移区全耗尽的假设,且大多未考虑场板对表面势场分布的影响。通过分区求解二维泊松方程,建立了场板SOI RESURF LDMOS表面电势和表面电场分布解析模型。该模型同时考虑了栅场板和漏场板的作用,既适用于漂移区全耗尽的情况,也适用于漂移区不全耗尽的情况。利用此模型和半导体器件仿真工具Silvaco,详细探讨了器件在不同偏压下栅场板和漏场板对漂移区表面电势和电场分布的影响。解析模型结果与数值仿真结果吻合良好,验证了模型的准确性。

BLF645 LDMOS 10-600MHz AP P1Db=50db。NXP官网旧版本design kit，以及新版本design kit，旧版的下载过程繁琐，新版亲测-2016有效，与新版不同加载后只有一个仿真空间即可。

针对LDMOS宽带功率放大器匹配电路设计， 提出了一种快速、有效的方法。采用多节并联导纳匹配法得出宽带匹配电路的初始值后， 利用ADS软件对匹配网络的S参数进行优化。

行业-电子政务-LDMOS功率管金属电极结构及工艺设计与实现.zip

RF+LDMOS中改善漏电的方法.zip

具有超强电荷累积效应的新型高品质SOI SJ LDMOS

In this letter, a p-channel lateral doublediffused MOSFET (p-LDMOS) with double electron paths used to enhance the current capability is proposed. The proposed p-LDMOS has two n-channels that are controlled by an auto-generated voltage signal (VGn). The voltage signal VGn is generated during the ON and OFF states of the hole current that flows across an integrated resistor (Rp) implemented in the P-base region. Thus, the current capability of the p-LDMOS can be significantly enhanced by the intr

A new concept high-voltage pseudo-pchannel lateral double-diffused MOS (p-LDMOS) with multiple current paths for conduction is proposed and investigated in this paper. The proposed power device consists of two hole current paths (p-channel MOS device) and one electron current path (n-channel MOS dev

LDMOS器件设计中， 常采用RESURF技术来提高器件的性能。文中主要研究具有RESURF技术结构的LDMOS器件， 围绕当获得最优的器件结构时， 其外延层单位面积杂质密度Ntot不是定值这一现象展开研究， 给出了一种关于外延层单位面积杂质密度Ntot的近似解析表达式。经过大量的模拟仿真及数据分析， 发现在最优器件结构中均匀掺杂的外延层单位面积杂质密度Ntot与衬底掺杂浓度存在有规律的函数关系。最终， 通过综合分析影响器件的关键因素， 得到了最优器件的外延层单位面积杂质密度Ntot与衬底掺杂浓度的关系函数。