用VerilogHDL设计实现64bit二进制整数乘法器，底层乘法器使用16*16小位宽乘法器来实现，底层乘法器使用FPGA内部IP实现；经过基于modelsim仿真软件对电路进行功能验证，基于Quartus平台对代码进行综合及综合后仿真，电路综合后的工作频率大于100MHz

个人原创软件，MFC界面，可以任意转换64bit数据到2进制、10进制、16进制，2进制可以直接查看任意bit，取0~63之间的任意区间值，并且支持取位、移位大小端转换、加、减、乘、除、取余、与、或、非等计算，支持GB2312Z中文编码、Unicode、ANSI、UTF-8之间的相互转化，支持MD5-32/MD5-16、CRC32/CRC64的计算，尤其适合做嵌入式开发、单片机、逆向分析破击的相关人员使用。

Matlab研究室上传的视频均有对应的完整代码，皆可运行，亲测可用，适合小白； 1、代码压缩包内容 主函数：main.m； 调用函数：其他m文件；无需运行 运行结果效果图； 2、代码运行版本 Matlab 2019b；若运行有误，根据提示修改；若不会，私信博主； 3、运行操作步骤 步骤一：将所有文件放到Matlab的当前文件夹中； 步骤二：双击打开main.m文件； 步骤三：点击运行，等程序运行完得到结果； 4、仿真咨询 如需其他服务，可私信博主或扫描视频QQ名片； 4.1 博客或资源的完整代码提供 4.2 期刊或参考文献复现 4.3 Matlab程序定制 4.4 科研合作

23年盘古石杯决赛的二进制文件分析

该函数根据 Abraham Lempel 和 Jacob Ziv 在论文“On the Complexity of Finite Sequences”中提出的工作计算有限二进制序列的复杂度，该论文发表在“IEEE Transactions on Information Theory”，Vol。 IT-22，没有。 1，1976 年 1 月。 从该角度来看，该算法可以称为“ LZ76”。 该函数支持两种评估序列复杂度的方法： 1. 分解为详尽的生产流程2.分解成原始生产过程穷举复杂度可以被认为是 LZ76 中提出的复杂度测量方法的下限，而原始复杂度是上限。 目前，仅支持具有二进制字母 (0, 1) 的序列。 如果您发现此功能有用、发现它的错误或有任何改进建议，请随时给我发电子邮件。

notepad++ v 7.6.4 中文简体版文本编辑器

高斯白噪声matlab代码SPA_for_LDPC 这个存储库是关于LDPC（又名低密度奇偶校验）代码的和积算法（在二进制对称信道，二进制擦除信道和AWGN（加性高斯白噪声）下）的实现（使用C和Matlab）的） 渠道。 感谢您在中提供这些（几乎）常规LDPC矩阵文件。 感谢Takuji Nishimura和devoloping The，也感谢Shawn Cokus提供了。

本人亲测，插件绝对可用，内含tidy2安装介绍

该版本无需安装即可使用，方便使用。文本编辑器

基于模块化 SRAM 的 2D 分层搜索 二进制内容可寻址存储器 (BCAM) Ameer MS Abdelhadi 和 Guy GF Lemieux 不列颠哥伦比亚大学 (UBC) 2014 { ameer.abdelhadi; Guy.lemieux } @ gmail.com 建议的基于模块化 SRAM 的 2D 分层搜索二进制内容可寻址存储器 (BCAM) 的完全参数化和通用 Verilog 实现以及其他方法作为开源硬件提供。 还提供了批量运行流程管理器，用于使用 Altera 的 ModelSim 和 Quartus 批量仿真和综合具有各种参数的各种设计。 许可证： BSD 3-Clause（“BSD New”或“BSD Simplified”）许可证。 请参阅全文以获取更多信息： AMS Abdelhadi 和 GGF Lemieux，“使用基于 FPGA 的 BRAM