基于FPGA的几种排序算法-工程代码；

含有完整工程，也可以移植到Vivado复现，该项目包含了完整的Quartus工程以及MATLAB验证和原始数据生成文件，该工程实现了96路信号的正交调制解调，并讲解了包括锁相环，多路滤波器的IP核的配置和使用方法，在同一工程下模拟了正交调制解调的全过程，通过modesim进行仿真，仿真后波形与MATLAB进行对比，波形完全相同，并可以达到万分之六到万分之七的误差，具有很高的完成度，IP核的使用对于初学者可以更快地理解Verilog的时序问题，多路的滤波器对的时序对于初学者有一定的的难度，多花费一些时间理解可以加深对于Verilog的认识

verilog modesim独立仿真

此压缩包中包含了从6.0 到11.0 的Quartus II软件的破解文件，包括x64 以及x86的系统，安装时候请关闭杀毒软件，具体破解方法可以参照CrazyBingo的“Quartus II 9.1 安装指南” 所谓巧妇难为无米之炊，再强的软硬件功底，再多的思维创造力，没有软件的平台，也只是徒劳。因此，一切创造的平台——Quartus II 软件安装，由零开启的世界，便从此开始。 自从Bingo 2009年开始接触FPGA，Quartus II 版本的软件从n年前的5.1版本到今天的最新发布的11.0，都使用过；当然对于软件核心构架而言，万变不离其宗。虽然多多少少有点bug，但这10多个版本发展到了现在，能看到Altera一直在努力，致力于更完美的用户界面，更快的综合速度的软件开发。 虽然很多老的工程师不建议积极更新软件，但一次一次的视觉冲击，版本的更新，承受不住古老，使用11.0从某种意义上讲，还是有很大的好处的。本书中以Quartus II 11.0 软件的安装为例，作为安装指南。

可控m序列产生器我分成6个小模块来做，PN1，CTRL，COUNTER，FP，SCEN_LED，KEY_XD分别对应为：m序列产生器、控制器、码长选择器、码速率选择器，数码管显示，按键消抖。