河北工程大学计算机组成原理课设 设计简易五级流水CPU,实现LUI,ADD,SUB功能
2023-06-19 14:17:15
736KB
1
MIPS Architecture For Programmers,MIPS 的汇编指南，适用于龙芯开发学习
2022-11-04 20:56:05
57.6MB
1
MIPS指令集介绍，详细说明每个指令用法，汇编语言必要的参考手册
MIPS32为汇编指令集介绍
2022-09-21 22:01:42
624KB
这是一个学生用Verilog HDL设计的一个完整的MIPS CPU，结构清晰，设计思想非常专业，具有较高的学习参考价值。
2022-03-31 15:54:16
1.79MB
1
RISCy-业务
用 SystemVerilog 编写的 MIPS32 处理器实现。
规格：
流水线有 5 个阶段。
分支预测。
数据转发。
除中断和除法指令外的所有 MIPS32 指令。
200MHz（可能）。
测试台规格：
随机约束。
从交叉编译器生成的刺激。
包含 SystemVerilog 断言。
2022-02-08 17:16:43
100KB
1
基于mips32的流水线CPU设计，为计算机组成原理课程实验之一；通过学习源码能更好的对CPU架构及其具体实现有更深的了解，有助于课程学习。
2022-01-06 21:15:18
18KB
1
实现的是一个MIPS32指令集的汇编器小工具，支持一个汇编指令子集（30多余条指令测试通过），而且从项目架构上来看，拓展其他指令集也非常方便，不足的地方，可能就是在汇编词法分析上，可能需要进一步的改进（对注释、特殊符号等处理的并不是非常完美），感谢各位大神多提建议，谢谢。
（工具的运行环境是gcc 4.8.4,项目源代码即将分享至github）
2021-11-25 04:54:07
941KB
1