dpsk非相关解调FPGA代码,可以搜索到同步点后进行非相关解调,包括整个项目工程,可以直接在ISE中打开进行仿真和测试。
2022-09-22 13:00:48 11.23MB fpga_同步 xilinx_fpga dbpsk dpsk
FPGA同步FIFO代码 测试文件 仿真结果 verilog代码 FPGA信号延迟 信号输出对齐
2021-05-08 16:45:44 63KB FPGA同步FIFO verilog
1
此方案相比于传统的数字锁相环来说能够准确、快速的提取高速串行数据的同步时钟,即使输入码元有毛刺,也具有很好的时钟恢复调整功能
2021-05-01 23:36:18 2.13MB FPGA 同步时钟
1