具有Wishbone接口的SPI核，设计文档、工程文件、源代码、测试程序都有。

spdif interface verilog hdl simulation

IIC核，可以直接仿真。对于IIC初学者非常有帮助。

i2c controller verilog wishbone i2c 控制器 verilog 代码 实现 。 做SOC的必看

verilog_IEEE官方标准手册，高清PDF版本，便于学习使用

wb-axi Wishbone <-> AXI 接口和模块 地位 目前仅支持从 Wishbone 到 AXI4 和 AXI4-Lite 的转换。 突发未实现，将回退到单个读/写。 当前不支持 AXI 允许的所有额外功能（权限、锁定、缓存等）。 例子 wb_to_axi4_bridge #( .DW(32), .AW(32), .IDW(4) ) wb_to_axi4_bridge_i ( .wb_clk_i(sys_clk_i), .wb_rst_i(sys_rst_i), .wb_adr_i(wb_adr), .wb_dat_i(wb_dat), .wb_sel_i(wb_sel), .wb_we_i (wb_we), .wb_cyc_i(wb_cyc), .wb_stb_i(wb_stb), .wb_cti_i(wb_

gpio 控制器 实现 基于wishbone总线 看看gpio如何实现的 如输入输出，中断，上下拉等。电流驱动强度没有实现. 对于学习来说 足够了

WISHBONE接口的UART（Verilog实现） 内部包含说明文档、源代码、测试平台和工程文件 学习verilong非常好的资料

ahb to wishbone bus. no burst operation. verilog source code.

流片验证过的wishbone接口的 I2C总线 verilog 代码