利用Verilog HDL编写时钟激励,vivado仿真工程,可直接应用于实际开发中。