本资源为英文版的Verilog-2001标准，pdf共879页，共27个章节，内容很全面，有需要的可以自行下载。
2022-11-19 18:04:06
2.17MB
1
10、模块实例化时的参数定义
当一个模块在另一个模块中实例化时，其内部定义的参数（parameter）值是可以改变的。有两种方法改变其全局参数值：
使用defparam语句显式地重新定义。
模块实例化时重新定义参数值。
在Verilog-1995中可使用“#”符号隐式地重新定义参数，定义的顺序必须与参数在实例化模块中声明的顺序相同，并且不能跳过任何参数。由于这种方法含义不易理解，且容易出错，所以Verilog-2001标准增加了一种在线显式重新定义参数的方式，这种方式允许在线参数值按照任意顺序排列。
2022-05-25 15:00:37
202KB
1
四、VCD文件的扩展
VCD文件用于存储选定的变量数值变化的信息，信息的记录由VCD系统任务来完成。在Verilog-1995标准中只有一种类型的VCD文件，即四状态类型，这种类型的VCD文件只记录变量在0、1、x和z状态之间的变化，而且不记录信号强度信息。而在Verilog-2001标准中增加了一种扩展类型的VCD文件，能够记录变量在所有状态之间的转换，同时记录信号强度信息。
VCD文件建立流程
2021-10-15 14:21:17
202KB
1