SoC 设计一般会大量使用IP;这些 IP来自不同厂商且经过加密,使用者很难了解 IP 内部,使得 SoC 设计调试起来极为困难。低功耗划分又为验证流程提出了额外挑战。当前系统设计的复杂性迫切需要寻找一种基于硬件仿真的新方法,以更快地实现完整验证,避免昂贵的重新投片费用。
2021-11-30 18:38:17 998KB 技术方案
1
Mentor 硬件加速器,Release v20.0.1,所有的手册,3000多页
2021-08-25 14:05:58 98.48MB Veloce Mentor(Siemens) 硬件加速器
1
mentor的emulator 的参考资料,详细介绍了veloce的使用方法。
2019-12-21 22:24:18 8.1MB emulation mentor veloce
1