用Veilog 硬件描述语言编写的AD5752时序控制，芯片iM4A5-64

自由设定相位，多路同时输出,已综合到cpld中实现

1）汽车尾部左右两侧各有3只尾灯，用作汽车行驶状态的方向指示标志。 2) 当汽车正常向前行驶时，6只尾灯全部熄灭。 3) 当汽车要向左或向右转弯时，相应侧的3只尾灯依次由左至右闪亮。每个灯亮1s，每个周期为3s，另一侧的3只灯不亮。 4) 紧急刹车时，6只尾灯全部闪亮，闪动频率为1Hz。

一本非常好的学习学习verilog 和 数字电路设计的书，老师推荐的……

内部资料的入门教材，很不错，后面陆续还会有verilog的资料上传哟，需要学习的同学可以关注我，会给大家提供更加优质的资源的！

本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到 8 位的数码管显示，所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输 入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。这里 采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并 且把计数器清零，让其重新计数。整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数 器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块。

单周期CPU的设计，使用结构级语句与描述级语句构建寄存器堆、ALU、CONUNIT等模块，支持12条指令：add、sub、j、bne、bnq等