用verilog HDL程序实现VGA的输出控制,屏幕分辨率480*640,可改参数
2022-11-08 21:43:44 1KB VGA输出 verilog
1
利用FPGA控制VGA输出在CRT显示器上实现乒乓球游戏,工程在\project文件夹里面;源文件和管脚分配在\rtl文件夹里面;下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。在xilinx xc3s400调试通过
2022-06-11 09:40:11 998KB FPGA VGA 乒乓球 verilog
1
fpga字符OSD显示VGA输出例子, 对于FPGA初学者参考如何生成OSD很有意义
2021-11-10 14:25:18 95KB FPGA osd
1
VGA输出图像,可以自定义在屏幕区域中显示相应的图像,给个VGA的时钟,对应管脚后,将数据接至显示器即可。
2021-06-19 03:24:18 7KB 图像处理、屏幕显示
1
大二实现的一个mt9v034摄像头的vga显示,可以根据输入的参数调整输出窗口大小与位置,还有附加的彩条显示,隔行显示,隔列显示,灰度转伪彩色,YUV与RGB转换等模块。
2021-05-13 16:25:30 12.82MB verilog 图像处理 vga 摄像头
1
利用FPGA控制VGA输出在CRT显示器上实现乒乓球游戏,工程在\project文件夹里面;源文件和管脚分配在\rtl文件夹里面;下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。在xilinx xc3s400调试通过
2019-12-21 19:51:55 998KB FPGA VGA 乒乓球 verilog
1