摘要:本文介绍使用Cypress的PSoC3 UDB实现对异步SRAM的读写控制,并以CY7C1069AV33 SRAM为例介绍其软硬件设计过程。   1, 概述   Cypress PSoC3使用基于单循环流水线的高性能8051内核 (67MHz/33MIPS),提供业界广泛采用的5.5V至0.5V电压范围和低至200nA的休眠电流,可以满足极低功耗的应用场合。PSoC3的高性能模拟子系统和数字系统都拥有可编程通路,允许将任何模拟或数字信号(包括可编程时钟)分配到任何通用I/O引脚,这为使用者提供了真正的"系统级"可编程能力。   PSoC3中SRAM的容量为12KB(3个4KB块),
2022-12-19 13:56:05 831KB 基于PSoC3 UDB的异步SRAM读写控制
1