该资源是quartus的工程文件，版本是18.1，用Verilog编写，适配黑金301开发板，其他开发板可重新分配引脚。程序是500ms发送一次数据。
2021-12-21 10:30:55
3.07MB
1
包含了原码和tb测试文件，代码注释详细。配合博客https://blog.csdn.net/qq_42334072/article/details/105862599食用更佳
2021-05-21 08:58:48
2.28MB
1
调测UART串口Verilog Quartus 10.1逻辑工程源码+自定义协议说明,已在项目中使用，可以做为你的设计参考。
UART下位机与上位机通信协议：
1、通信采用异步串口通信，波特率为115.2KBPS；
2、上位机发送数据格式：55--F1--DATA1-- DATA2--FF
例如：55 F1 02 11 FF
3、下位机返回上位机的数据格为 AA—AA –F2—DATA1-- DATA2
例如：AA AA F2 02 11
4、DATA1数据为测试设备的位置信息
2021-02-05 22:05:00
2.53MB
UART串口Verilog通信cpld quartus10.1逻辑工程源码+自定义uart协议说明,已在项目中使用，可以做为你的设计参考。
下位机与上位机通信协议：
1、通信采用异步串口通信，波特率为115.2KBPS，
2、上位机发送数据格式：55--F1--DATA1-- DATA2--FF
DATA1 GPIO 输出高低控制；
DATA2 GPIO 32路GPIO选择控制；
下位机uart CPLD接收数据【控制32路GPIO输】
55 F1 01 (00-1F) FF 32路GPIO中的一路输出高
55 F1 08
2021-02-05 22:05:00
592KB
UART_232 串口VERILOG 代码，包括UART_baudrate UART_rx UART_tx 三个逻辑模块QUARTUS 18.0工程源码
2021-02-05 13:04:46
3.15MB