opencores 的SPI控制器IP核，有Verilog和VHDL两种语言的版本，带PDF说明文档，使用方便

基于Intel（Altera）的Quartus II平台FPGA的SPI协议实现工程源码： 1、详细的仿真TB文件，包括SPI从机器件的Verilog仿真模型（M25P16芯片）； 2、可实现单字节的读写操作、页写操作、全擦出操作； 3、详细的说明文件请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/120984325》《https://wuzhikai.blog.csdn.net/article/details/120990299》。

以FPGA为核心，实现正弦波、调制波AM、FM、ASK和PSK等功能，通过SPI协议与STM32通信，实现输出波形的选择、频率的设置和基带信号的设定等。

自己基于Xilinx FPGA 的SPI Flash 控制器设计与验证的经验，可供参考学习

在RAM中循环产生0~Z的数据，产生数据都是速度由变量rate控制，RAM写满时写入SD卡存储起来，一次写入一个block。程序主要采用了有有限状态机和verilog行为级描述，组合电路与时序电路严格分开，注释较为清楚。

SPI-Multiboot功能中的Update工程文件，开发工具Vivado2018.3，开发平台KC705，位流存储器N25Q128.

适用于FPGA的SPI主机和从机 和是简单的控制器，用于通过SPI接口在FPGA和各种外设之间进行通信。 SPI主设备和SPI从设备已使用VHDL 93实现，适用于任何FPGA。 SPI主控制器和SPI从控制器仅支持SPI模式0（CPOL = 0，CPHA = 0）！ 在硬件中对SPI主控制器和SPI从控制器进行了仿真和测试。 我将GHDL工具用于CI：GitHub Actions环境（ ）中的自动VHDL模拟。 如果您有任何疑问或改进建议，请给我发送电子邮件或创建问题。 SPI主机 泛型： CLK_FREQ : natural := 50e6 ; -- set system clock frequency in Hz SCLK_FREQ : natural := 5e6 ; -- set SPI clock frequency in Hz (condition: SCL

基于SPI接口的AD、DA的FPGA配置程序，完美应用于Analog device的AD、DA芯片。

简单易懂的spi线，使用Verilog语言编写，里面代码分为spi_master.v ;spi_slave.v，并且有仿真环境及testbench代码，强调一点，只是作为快速理解spi总线的，若要用于工程项目的话，还需要添加其他代码，请自行添加。

讲述了SPI总线原理，提供主从设备Verilog源码及仿真波形，对初学者有帮助