CAN总线，全称Controller Area Network，是一种广泛应用的串行通信协议，尤其在汽车电子、自动化和工业控制等领域。在CAN总线系统中，SJA1000是一款由飞利浦（现恩智浦半导体）开发的CAN控制器，它为实现CAN通信提供了硬件基础。以下是对SJA1000中重要寄存器的详细说明： 1. 模式寄存器（Mode Register）：此寄存器用于设定SJA1000的工作模式，如基本模式（Basic）和高性能模式（Peli）。不同的模式会影响可用的寄存器数量和功能。模式寄存器可以切换SJA1000进入睡眠模式、自检测模式、复位模式以及只监听模式，以适应不同场景的需求。 2. 命令寄存器（Command Register）：此寄存器用于启动和控制CAN通信。它可以触发发送操作，释放接收缓冲区，或者中止正在进行的发送过程。通过写入特定的命令位，可以对SJA1000的操作进行实时控制。 3. 状态寄存器（Status Register）：状态寄存器反映了SJA1000当前的状态，如总线活动状态、错误状态等。开发者可以通过读取该寄存器来判断是否可以进行下一步操作，或者诊断可能的通信问题。 4. 中断寄存器（Interrupt Register）：中断寄存器在发生中断事件时被置位，记录了导致中断的原因。通过读取中断寄存器，可以确定是接收中断、发送中断还是其他类型的中断。 5. 中断使能寄存器（Interrupt Enable Register）：该寄存器允许用户开启或关闭特定的中断源，以控制SJA1000的中断响应机制。启用中断后，当对应条件满足时，SJA1000会触发中断请求。 6. 总线定时器（Bus Timing Registers）：总线定时器0和1用于设置CAN通信的波特率，通过调整定时器的参数，可以精确控制CAN信号的传输速度，确保与其他节点的同步。 7. 输出控制寄存器（Output Control Register）：此寄存器决定了SJA1000的输出行为，例如是否启用CAN_H和CAN_L线路的输出，以及线路故障时的电平设置。 8. 时钟分频寄存器（Clock Prescaler Register）：时钟分频寄存器用于调整内部时钟频率，从而影响CAN总线的波特率设置。根据系统时钟和期望的通信速率，可以适当调整该寄存器的值。 9. 验收代码寄存器（Acceptance Code Registers）和屏蔽寄存器（Acceptance Mask Registers）：验收代码和屏蔽寄存器是CAN通信中的关键过滤机制，它们决定SJA1000是否接收特定的CAN标识符（ID）数据。验收代码寄存器设置接收的ID范围，而屏蔽寄存器则定义了允许通过的ID匹配规则。正确配置这两个寄存器可以避免不必要的数据干扰，提高通信效率。 在开发基于SJA1000的CAN通信系统时，理解并熟练配置这些寄存器是至关重要的。通过合理的设置，可以确保CAN节点正确地发送和接收数据，同时具备良好的抗干扰能力和错误检测能力。在实际应用中，通常需要根据具体需求和系统设计，灵活调整寄存器的配置，以达到最佳的通信性能。

用中断的方式读取SJA1000状态信息，用intel模式来操作SJA1000芯片，完成了在Basic模式下对CAN网络信息的读取和发送。

SJA1000 CAN控制器波特率计算工具,用来计算CAN总线控制器SJA1000的波特率，非常好有，值得推荐

（CAN）SJA1000（中文版）.pdf ,用于硬件电路设计。

can驱动程序开发者参考

引 言 　　TMS320F2812是TI公司新推出的DSP芯片，内嵌CAN总线控制器eCAN模块（以下简称为eCAN），性能较已有的DSP（如TMS320C24x）内嵌的控制器有很大的提高；数据传输更加灵活方便，数据量较大，可靠性更高，功能更加完备。而SJA1000是Philips半导体公司推出的新型独立CAN控制器，是PCA82C200的替代产品，支持CAN2.0B协议，完全兼容CAN2.0A，是目前应用比较多的CAN独立控制器之一。 　　CAN总线系统通信的软件一般可以分为三个主要模块：系统初始化模块、信息发送模块和信息接收模块。下面以TMS320F2812内嵌的eCAN模块与广州周

绍了PCI桥接口芯片PCI9052和CAN接口芯片SJA1000，给出了基于PCI总线的CAN总线适配卡软硬件的设计思路、过程及实现方法。

原创的sja1000的FPGA驱动和应用程序，亲测稳定可用。是我从自己开发的一个完整的工程里把sja1000这部分拿出来单独分享的。

分析了CAN总线控制器的工作原理，以SJA1000为模型，提出基于SOPC技术的CAN总线控制器的设计方案，并完成SJA1000 IP核的设计；完成了在Altcra的Cyclone III型FPGA芯片上集成微处理器核、SJA1000 IP核、数据RAM、程序ROM为一体的完整CAN总线通信系统的设计。实验结果验证了SJA1000 IP核设计方案的合理性。

CAN控制器SJA1000中文资料