重定时（Retiming）介绍 重定时（Retiming）是一种时序优化技术，用在不影响电路输入/输出行为的情况下跨组合逻辑寄存器从而提高设计性能。图1所示的电路是六输入加法器，其中有一条关键路径，红色推出显示的路径是限制整个电路性能的关键路径。 通过对加法器输出路径上寄存器进行重定时设计，调整电路的组合逻辑，可以改变整个电路的性能。 整个电路的延迟是4，图2展示的是一种寄存器组合方法可以将逻辑最小化，将输出寄存器融合到逻辑寄存器中称为向后重定时设计，这一步完成后关键路径被压缩为二输入加法器。 关于上述 示例需要注意的另一点是寄存器数量的变化。 图1采用9个不同寄存器总线，图2使用了12个不同寄存器总线，产生这样结果的原因是当采用向后重定时设计时，当寄存器从输出移动到输入时，逻辑门的两个输入都必须增加一个寄存器。 有两种不同的重定时方法，向后重定时和向前重定时。向后重定时从门的输出中删除寄存器，并在同一逻辑门的输入出创建新的寄存器。向前重定时的作用正好相反，它从逻辑门的输入中删除寄存器，并在输出中创建新的寄存器。 若要向后重定时，组合逻辑必须仅用来驱动寄存器，而不