RTL8208B_BCM5421S千兆网cyclone2 FPGA主控板protel99设计硬件原理图PCB+BOM+FPGA Verilog源码+文档说明,4层板设计，包括完整的原理图+PCB+生产BOM文件，CYCLONE2 FPGA设计逻辑源码文件 2、 设计概述 本板作为千兆机内帧的接收板，主要功能是接收千兆机内帧控制器输入的显示数据，经过SDRAM转存后再通过十六个百兆口输出。同时要能接收箱体扫描板输出数据。其中收发关系由本板百兆芯片实现AUTOCROSS。 3、 具体设计 3．1 SDRAM.SCH  使用一片86脚，TSOP封装的SDRAM  可以使用64M，128M的SDRAM。使用64M芯片时21脚（A11）NC  DQM[3:0]接地，CKE接3.3V电源 3．2 FPGA.SCH  FPGA芯片使用EP2C8Q208  配置方式JTAG+AS（EPCS4）  25M时钟和RESET接PLL1的输入端  FPGA附加电路：FLASH，EEPROM，温度传感，天光亮度传感  FLASH的CS#接地，WP#接3.3V。EEPROM的WP接地  千兆的CLK125,RC125,MEDIA,BREAK接PLL2IN  千兆PHY和两个百兆PHY的管理接口复用一对I/O。 千兆PHY地址为00001；百兆PHY地址为10***,01***  百兆芯片共用一个RESET引脚 3．3 POWER.SCH  5V电源输入  FPGA内核电压1.25V使用一片1085_ADJ  板上3.3V电压使用一片2831Y  千兆芯片的2.5V使用一片2831Y  两个百兆芯片的1.8V各使用一片2831Y,需要测试是否可以使用一片 每个百兆芯片需要760mA工作电流 3．4 INDRIVE.SCH  千兆芯片使用BCM5421S  留有光接口与电接口，使用MEDIA选择管脚选择接口类型  引脚设置如下： 信号类型 信号名称 引脚 IO 功能描述 连接方式 与FPGA相连的信号 RXD[7:0] 2,3,4,9,10,11,12,15 O 接收数据，与RXC同步 在100BASE-TX和RGMII模式下，只有RXD[3:0]有效 经过排阻和FPGA相连（如图19） TXD[7:0] 104,103,102,101,100,99,98,97 I 发送数据，与GTXCLK同步 在100BASE-TX和RGMII模式下，只有TXD[3:0]有效 RX_DV 1 O 高电平指示正在接收数据 TX_EN 106 I TXD[7:0]传输使能 GTXCLK 107 I GMII传输时钟，MAC提供的125M时钟，用于同步发数据 RX_ER 113 O RX_DV高，RX_ER高指示从双绞线收的数据有错 INTR#/ ENDET 76 I 中断信号 当检测到ENERGY置高1.3ms 当无ENERGY 1.3s 置低 与FPGA的CLKIN相连 MDC 20 串行数据MDIO的同步时钟，可以达到12.5M 与FPGA相连，与百兆芯片复用 MDIO 21 用于配置MII寄存器的串行数据 与RJ45相连的信号 TRD[0]+- 47,48 IO 网线的收发差分对 与RJ45相连 TRD[1]+- 50,49 IO TRD[2]+- 56,57 IO TRD[3]+- 59,58 IO 与光头相连的信号 SGIN+- 115,116 I SerDes/SGMII差分数据输入 与光头相连 SGOUT+- 118,119 O SerDes/SGMII差分数据输出 指 示 灯 信 号 B_TX 70 O 传输数据指示信号 B_RC 71 O 接收数据指示信号 B_LINK2 72 O 传输速度指示信号 00表示1000BASE-T LINK 高电平使能SERDES模式 B_LINK1 73 O B_FDX 74 I/O pd 高电平使能SGMII模式 全双工指示信号 B_SLAVE 75 I/O pu A-N使能 Master/Slave指示信号 B_QUALITY 85 O 铜线连接质量指示信号 RGMII模式下设置RXC Timing 时 钟 信 号 XTALI 124 I 5421的外接25M参考时钟 接25M晶体 XTALO 125 O RXC 112 O 从输入的模拟信号中恢复的125M时钟，用于同步RXD[7:0] 接FPGA的CLKIN CLK125 18 O MAC参考时钟，由XTALI倍频产生的125M时钟信号输出 接FPGA的CLKIN 接成1或者0的控制信号 PHY[4:0] 63,

EP1C6Q240_RTL8208B_TFP401百兆DVI显示FPGA PCI控制卡protel硬件原理图+PCB+FPGA逻辑源码，4层板设计，包括完整的原理图PCB设计工程文件，FPGA逻辑源码，已在项目中使用，可以做为你的设计参考。 硬件器件如下： Library Component Count : 70 Name Description ---------------------------------------------------------------------------------------------------- ELECTROS-VD HY57V653220 Cap Capacitor RES2 CAP CAP-VD JTAG CON4 Connector RES2 CON6 Connector AT24C01A/02 EPCS4 AT45DB041B-S U? XTAL4-VD RES3-VD SWPB-VD LED-VD RES4-VD FPGA_P_AS CAP DS18B20 Q? EP2C8Q208 HEADER 7X2 RES2 LED CAP Capacitor DIODE Diode ELECTRO1 CON2 ZENER2 LT1086MC 4 HEADER HEADER 4 DIODE SCHOTTKY Schottky Diode 1K10P144 1K10P144 74ALVC164245DL 1K10P144 SII1178 TX 1K10P144 LM2831 1K10P144 ELECTRO1 INDUCTORIRON-VD HEADER 2 DIODE SCHOTTKY2 Schottky Diode HEADER 5X2 HEADER 8X2 SW-PB 8 HEADER HEADER 8 MAGNETIC BCM5421S GBIT-CHIP INDUCTOR1 5208 RESPACK4B-VD XTAL2-VD NPN NPN Transistor MAGNETIC40 HEADER 6 RTL8208B CON64 Connector

EP2C8Q208_RTL8208B_BCM5421S千兆网protel99设计硬件原理图+PCB文件+FPGA Verilog源码，硬件4层板设计，大小为200x150mm，Protel 99se 设计的DDB后缀项目工程文件，包括完整无误的原理图和PCB印制板图，已经在项目中使用，可用Protel或 Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。 核心器件如下:Library Component Count : 53 Name Description ---------------------------------------------------------------------------------------------------- 1K10P144 1K10P144 74ALVC164245DL 1K10P144 LM2831 1K10P144 SII1178 TX 1K10P144 4 HEADER HEADER 4 5208 8 HEADER HEADER 8 AT24C01A/02 AT45DB041B-S U? BCM5421S GBIT-CHIP CAP CAP-VD CON2 CON4 Connector CON6 Connector CON64 Connector DIODE Diode DIODE SCHOTTKY Schottky Diode DIODE SCHOTTKY2 Schottky Diode DS18B20 Q? ELECTRO1 ELECTROS-VD EP2C8Q208 EPCS4 FPGA_P_AS HEADER 2 HEADER 5X2 HEADER 6 HEADER 7X2 HEADER 8X2 HY57V653220 INDUCTOR1 INDUCTORIRON-VD JTAG LED LED-VD LT1086MC MAGNETIC MAGNETIC40 NPN NPN Transistor RES2 RES3-VD RES4 RES4-VD RESPACK4B-VD RTL8208B 配套的cyclone2 FPGA Verilog源码文件（非工程文件）如下： alt_pll.v clk_div_80_125.v clk_test.v data_test.v init_bcm5421.v init_set.v Led_Ctrl_SV1.v mii_man_cnt.v pll_mega.bsf pll_mega.v query_link_state.v rtl8208b_smii_r.v rtl8208b_smii_t.v rx_t_2.v sdram_addr_test.v sdram_data_test.v sdram_init.v sdram_test_top.v tx_t_1.v

EP2C8Q208_RTL8208B_BCM5421S千兆网pdf原理图PCB+AD封装库文件, ALTIUM工程转的PDF原理图PCB文件+封装库，已在项目中验证，可以做为你的设计参考。PCB装库列表： Component Count : 42 Component Name ----------------------------------------------- 0805 1206 1206TAN 1210TAN CRS08 DDC10 DDC14 DIODE0.1-VD DIODE0.4 DSC4-VD DSC6-VD EIAJ SOIC8 FIBER1X9 FKV10SN H1164 IDC20-A INDUCTOR0.2-VD INDUCTOR2R2 LED MKDS3_2RMI POWER4-200-VD PQFP128-VD PWIC1 QFP208 RAD0.1 RB.2/.4 RJ45-4*2 RJ45-VD RN4 SIP2 SMC CASE 403 SOIC8 SOP24/640-VD SOT23-5 SW2 SW4 TO-92A-VD TO-92C TSOP86 WY XTAL1-VD XTAL3

FPGA+SDRAM+BCM5421SKQM+RTL8208B千兆百兆以太网主控板PDF原理图PCB+AD集成库， ALTIUM工程转的PDF原理图PCB文件+AD集成封装库，已在项目中验证，可以做为你的设计参考。集成封装库器件列表：Library Component Count : 41 Name Description ---------------------------------------------------------------------------------------------------- 0006 16PIN 4 HEADER HEADER 4 5208 8 HEADER HEADER 8 93C46 AT24C128 BCM5421S GBIT-CHIP CAP CAP+ CAPACITOR CON2 CON3 Connector CRYSTAL Crystal DSO751S ELECTRO1 Electrolytic Capacitor EP1C6Q240 EPCS1/4 FT245BM HEADER 13X2 HEADER 4X2 HEADER 5X2 HEADER 6 HEADER 8X2 HY57V653220 INDUCTOR INDUCTOR1 JTAG LED LT1086MC MAGNETIC MAGNETIC40 PNP PNP Transistor RES2 RTL8208B SCD_PROGRAMMER SW-PB USB_B ZENER2

FPGA+SDRAM+BCM5421SKQM+RTL8208B千兆百兆以太网主控板protel设计硬件原理图+PCB+FPGA逻辑源码，硬件4层板设计，大小为200x150mm，Protel 99se 设计的DDB后缀项目工程文件，包括完整无误的原理图和PCB印制板图，已经在项目中使用，可用Protel或 Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。 核心器件如下: Library Component Count : 41 Name Description ---------------------------------------------------------------------------------------------------- 0006 16PIN 4 HEADER HEADER 4 5208 8 HEADER HEADER 8 93C46 AT24C128 BCM5421S GBIT-CHIP CAP CAP+ CAPACITOR CON2 CON3 Connector CRYSTAL Crystal DSO751S ELECTRO1 Electrolytic Capacitor EP1C6Q240 EPCS1/4 FT245BM HEADER 13X2 HEADER 4X2 HEADER 5X2 HEADER 6 HEADER 8X2 HY57V653220 INDUCTOR INDUCTOR1 JTAG LED LT1086MC MAGNETIC MAGNETIC40 PNP PNP Transistor RES2 RTL8208B SCD_PROGRAMMER SW-PB USB_B ZENER2 配套的cyclone FPGA Verilog源码文件（非工程文件）如下： alt_ram_1024_24.v alt_ram_512_8.v clk_div_80_125.v clk_test.v con1_t_1.v data_test.v data_verify.v init_bcm5421.v init_set.v Led_Ctrl_SV1.v mii_dect.v mii_gen.v mii_man_cnt.v mii_rx.v pll.v pll_inst.v query_link_state.v report_face_t.v RTL8208_test.v rx_t_2.v sdram_addr_test.v sdram_ctrl_05.v sdram_data_test1.v sdram_dqm_test.v sdram_init.v sdram_test_top.v swsr_512_8_dp.v tx_t_1.v usb_ctl.v usb_interface.v usb_phy_rx.v usb_phy_tx.v

FPGA EP1C6Q240+RTL8208B 8端口百兆网口板 protel硬件原理图+PCB文件,采用4层板设计，板子大小为148x118mm，双面布局布线，FPGA芯片选用cyclone系列中的EP1C6Q240，8端口百兆网口PHY芯片选用RTL8208B,网口变压器为MAGNETIC40，SDRAM芯片选用IS42S32200。Protel 99se 设计的DDB后缀项目工程文件，包括完整无措的原理图及PCB印制板图，可用Protel或 Altium Designer(AD)软件打开或修改，已经制板并在实际项目中使用，可作为你产品设计的参考。

EP1C6_RTL8208B_TFP410_DVI分配器 protel硬件原理图+PCB文件，采用4层板设计，板子大小为178x117mm，双面布局布线，FPGA芯片选用cyclone系列中的EP1C6Q240，PHY芯片选用RTL8208B,网口变压器为H1102，DVI接口芯片TFP410。电源芯片LM1085IT-ADJ。Protel 99se 设计的DDB后缀项目工程文件，包括完整无措的原理图及PCB印制板图，可用Protel或 Altium Designer(AD)软件打开或修改，已经制板并在实际项目中使用，可作为你产品设计的参考。