rs编码解码程序,在matlab中仿真成功 rs编码解码程序,在matlab中仿真成功 rs编码解码程序,在matlab中仿真成功 rs编码解码程序,在matlab中仿真成功
1
我从别处看到的RS码编码和解码源程序,是VHDL语言编写的,希望对大家有用
2022-03-09 12:10:08 198KB VHDL,RS编码解码
1
RS 编码器,译码器,主要采用FPGA来实现软件使用verilog语言,从原理到硬件的实现,进行了功能仿真 以及板上调试,验证正确
2021-11-06 22:57:06 1.05MB RS 编码器,译码
1
基于FPGA的RS255,223编解码器的高速并行实现,本论文设计了C++仿真平台,并与HDL代码结果进行了对比验证。Verilog HDL 代码经过modelsim仿真验证。
2021-10-29 22:02:04 6.62MB RS编解码器
1
RS编解码仿真代码含BLER曲线图课程大作业-RS_simulation_code.rar 课程大作业,本人辛苦编写 希望对大家有帮助! 附件里有 代码包,和运行出的最后结果截图(BLER曲线簇)
2021-06-14 20:49:05 24KB matlab
1
RS编码是信道编码中常见的前向纠错码 RS实现原理,GF域表示方式,RS生成多项式及校验多项式的生成 MATLAB实现代码
2021-05-28 20:35:17 907KB RS编解码
1
1、LIN Shu的《EEROR CONTROL CODING》 2、iteration译码
2021-05-20 17:07:05 17KB RS码
1
RS 编码器,译码器,主要采用FPGA来实现软件使用verilog语言,从原理到硬件的实现,进行了功能仿真 以及板上调试,验证正确
2021-05-09 20:50:05 1.05MB RS 编码器,译码
1
亲测可用的RS编解码技术,纯C的源码,可移植到任意平台,linux和windows均可用。
2019-12-21 22:12:20 26KB RS 编解码 前向纠错
1
RS 编码器,译码器,主要采用FPGA来实现软件使用verilog语言,从原理到硬件的实现,进行了功能仿真 以及板上调试,验证正确
2019-12-21 21:59:23 1.06MB RS 编码器,译码器
1