rs255编码解码器，verilog描述，FPGA实现
2023-06-14 16:57:37
503KB
基于FPGA的RS255，223编解码器的高速并行实现，本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL
代码经过modelsim仿真验证。
2021-10-29 22:02:04
6.62MB
1