AD9764技术手册 14位DAC数据采集FPGA VERILOG 逻辑驱动Quatus prime 18.0完整工程文件,可以做为的设计参考。
2021-02-19 21:07:26
6.93MB
数字电子技术课程设计 医院病房呼叫系统
纯VeriLog代码实现，涉及二分法，4位数码管译码器，和蜂鸣器的使用等。
比较适合入门或者参考为课设。
2019-12-21 21:12:28
1.08MB
1