project5
2022-05-12 21:28:13 55KB
1
GeekOS 项目5 课程源代码 project5 操作系统开发 教师教学使用,不得做商业用途。
2022-04-27 20:51:30 180KB GeekOS 项目5 课程源代码 project5
1
北航计组课设P5代码,已通过 请不要直接照搬,北航课设查重,一旦抄袭零分处理 1. 处理器应支持 MIPS-lite2 指令集。 MIPS-lite2={ addu, subu, ori, lw, sw, beq, lui, j, jal, jr, nop } 2. 处理器为流水线设计。
2021-07-13 11:25:58 19KB 北航计组 P5 流水线处理器 MIPS
1
通过强测和P5课上测试,支持addu,subu,ori, beq,lw, sw, lui, j, jal, jr, nop指令; 支持转发和暂停处理冲突机制; 仅可用于参考,不要将其直接上传,否则被查重后果自负。
2019-12-21 21:41:43 17KB Verilog CPU 流水线 北航
1
适合北航计算机系的学生 1. 处理器应 MIPS-Lite3 指令集。 a) MIPS-C4几乎覆盖了常见的整数运算指令、存储指令、分支指令和跳转指令。 b) MIPS-C4={ LB、LBU、LH、LHU、LW、SB、SH、SW、ADD、ADDU、SUB、SUBU、MULT、MULTU、DIV、DIVU、SLL、SRL、SRA、SLLV、SRLV、SRAV、AND、OR、XOR、NOR、ADDI、ADDIU、ANDI、ORI、XORI、LUI、SLTI、SLTIU、BEQ、BNE、BLEZ、BGTZ、BLTZ、BGEZ、J、JAL、JALR、JR、MFHI、MFLO、MTHI、MTLO }。 2. 所有运算类指令均可以不支持溢出。 3. 所有指令均可以不支持异常。 4. 处理器为多周期设计。
2019-12-21 21:26:07 809KB 北航 计算机组成 Project5 Verilog
1
北航计算机组成课Project5资源。包含:全套流水线cpu源代码,数据通路设计和暂停转发分析excel表,和覆盖所有冲突情况的Mips汇编强测代码。
2019-12-21 20:58:02 636KB 北航计组 Project5 流水线CPU 暂停转发
1
Project5 VerilogHDL开发多周期处理器开发实验报告 适合于北航计算机系的学生 1. 处理器应 MIPS-Lite3 指令集。 a) MIPS-Lite4={MIPS-Lite3,lb,lbu,lh,lhu,sb,sh,slti }。 b) MIPS-Lite3={MIPS-Lite2,addi,addiu, slt,j,jal,jr}。 c) MIPS-Lite2 指令集:addu,subu,ori,lw,sw,beq,lui。 d) 所有运算类指令均可以不支持溢出。 2. 处理器为单周期设计。
2019-12-21 18:55:54 115KB 北航 计算机组成 Verilog 多周期处理器
1