介绍了数字集成电路设计中静态时序分析（Static Timing Analysis）和形式验证（Formal Verification）的一般方法和流程。这两项技术提高了时序分析和验证的速度，在一定程度上缩短了数字电路设计的周期。本文使用Synopsys公司的PrimeTime 进行静态时序分析，用Formality 进行形式验证。由于它们都是基于Tcl（Tool Command Language）的工具，本文对Tcl 也作了简单的介绍。
2021-05-17 20:35:24
455KB
1
本人搜集到的一些PrimeTime工具的使用教程，包括（PrimeTime使用说明(中文)）PrimeTime基本命令等，使用PT在静态时序分析时能有所帮助，尤其是对于初学者，可以算作PT的入门材料。
2021-05-10 13:19:26
693KB
1