PCI2050B 是TI公司生产的PCI-PCI 桥电路芯片，具有32位/66MHz双总线，兼容3.3V和5V环境。10个次级PCI时钟输出。

PCI的发展历史、PCI EXpress的提出、优势和体系架构。

PCIE协议3.0官方英文版

PCIE协议6.0官方英文版

1.3 PCI总线的存储器读写总线事务 总线的基本任务是实现数据传送，将一组数据从一个设备传送到另一个设备，当然总线 也可以将一个设备的数据广播到多个设备。在处理器系统中，这些数据传送都要依赖一定的 规则，PCI 总线并不例外。 PCI 总线使用单端并行数据线，采用地址译码方式进行数据传递，而采用 ID 译码方式 进行配置信息的传递。其中地址译码方式使用地址信号，而 ID 译码方式使用 PCI 设备的 ID 号，包括 Bus Number、Device Number、Function Number 和 Register Number。下文将以 图1 1中的处理器系统为例，简要介绍 PCI 总线支持的总线事务及其传送方式。 如表1 2所示，PCI 总线支持多种总线事务。而本节重点介绍存储器读写总线事务，I/O 读写总线事务，并在第2.4节详细介绍配置读写总线事务。值得注意的是，PCI 设备只有在 系统软件初始化配置空间之后，才能够被其他主设备访问。 当 PCI 设备的配置空间被初始化之后，该设备在当前的 PCI 总线树上将拥有一个独立的 PCI 总线地址空间，即 BAR((Base Address Register)寄存器所描述的空间，有关 BAR 寄存 器的详细说明见第2.3.2节。 处理器与 PCI 设备进行数据交换，或者 PCI 设备之间进行存储器数据交换时，都将通过 PCI 总线地址完成。而 PCI 设备与主存储器进行 DMA 操作时，使用的也是 PCI 总线域的地址， 而不是存储器域的地址，此时 HOST 主桥将完成 PCI 总线地址到存储器域地址的转换，不同 的 HOST 主桥进行地址转换时使用的方法并不相同。 PCI 总线的配置读写总线事务与 HOST 主桥与 PCI 桥相关，因此读者需要了解 HOST 主桥 和 PCI 桥的详细实现机制之后，才能深入理解这部分内容。本篇将在第2.4节详细介绍这些 内容。在下文中，我们假定所使用的 PCI 设备的配置空间已经被系统软件初始化。 PCI 总线支持以下几类存储器读写总线事务。 (1) HOST 处理器对 PCI 设备的 BAR 空间进行数据读写，BAR 空间可以使用存储器或 者 I/O 译码方式。HOST 处理器使用 PCI 总线的存储器读写总线事务和 I/O 读写总 线事务访问 PCI 设备的 BAR 空间。 (2) PCI 设备之间的数据传递。在 PCI 总线上的两个设备可以直接通信，如一个 PCI 设备可以访问另外一个设备的 BAR 空间。不过这种数据传递在 PC 处理器系统中， 较少使用。 (3) PCI 设备对主存储器进行读写，即 DMA 读写操作。DMA 读写操作在所有处理器 系统中都较为常用，也是 PCI 总线数据传送的重点所在。在多数情况下，DMA 读写 操作结束后将伴随着中断的产生。PCI 设备可以使用 INTA#、INTB#、INTC#和 INTD# 信号提交中断请求，也可以使用 MSI 机制提交中断请求。 1.3.1 PCI总线事务的时序 PCI 总线使用第1.2节所述的信号进行数据和配置信息的传递，一个 PCI 总线事务的基

用是连接两个不同的 PCI 总线域，进而连接两个处理器系统，本章将在第2.5节中详细介绍 PCI 非透明桥。 使用PCI桥可以扩展出新的PCI总线，在这条PCI总线上还可以继续挂接多个PCI设备。 PCI 桥跨接在两个 PCI 总线之间，其中距离 HOST 主桥较近的 PCI 总线被称为该桥片上游总 线(Primary Bus)，距离HOST主桥较远的PCI总线被称为该桥片的下游总线(Secondary Bus)。 如图2 8所示，PCI 桥1的上游总线为 PCI 总线 x0，而 PCI 桥1的下游总线为 PCI 总线 x1。 这两条总线间的数据通信需要通过 PCI 桥1。 通过 PCI 桥连接的 PCI 总线属于同一个 PCI 总线域，在图2 8中，PCI 桥1、2和3连接 的 PCI 总线都属于 PCI 总线 x域。在这些 PCI 总线域上的设备可以通过 PCI 桥直接进行数据 交换而不需要进行地址转换；而分属不同 PCI 总线域的设备间的通信需要进行地址转换，如 与 PCI 非透明桥两端连接的设备之间的通信。 如图2 8所示，每一个 PCI 总线的下方都可以挂接一个到多个 PCI 桥，每一个 PCI 桥都 可以推出一条新的 PCI 总线。在同一条 PCI 总线上的设备之间的数据交换不会影响其他 PCI 总线。如 PCI 设备21与 PCI 设备22之间的数据通信仅占用 PCI 总线 x2的带宽，而不会影响 PCI 总线 x0、x1与 x3，这也是引入 PCI 桥的另一个重要原因。 由图2 8我们还可以发现 PCI 总线可以通过 PCI 桥组成一个胖树结构，其中每一个桥片 都是父节点，而 PCI Agent 设备只能是子节点。当 PCI 桥出现故障时，其下的设备不能将数 据传递给上游总线，但是并不影响 PCI 桥下游设备间的通信。当 PCI 桥1出现故障时，PCI 设备11、PCI 设备21和 PCI 设备22将不能与 PCI 设备01和存储器进行通信，但是 PCI 设备21 和 PCI 设备22之间的通信可以正常进行。 使用 PCI 桥可以扩展一条新的 PCI 总线，但是不能扩展新的 PCI 总线域。如果当前系统 使用32位的 PCI 总线地址，那么这个系统的 PCI 总线域的地址空间为4GB 大小，在这个总线 域上的所有设备将共享这个4GB 大小的空间。如在 PCI 总线 x域上的 PCI 桥1、PCI 设备01、 PCI 设备11、PCI 桥2、PCI 设备21和 PCI 设备22等都将共享一个4GB 大小的空间。再次强调 这个4GB 空间是 PCI 总线 x 域的“PCI 总线地址空间”，和存储器域地址空间和 PCI 总线 y 域没有直接联系。 处理器系统可以通过 HOST 主桥扩展出新的 PCI 总线域，如 MPC8548处理器的 HOST 主桥 x和 y可以扩展出两个 PCI 总线域 x和 y。这两个 PCI 总线域 x和 y 之间的 PCI 空间在正常 情况下不能直接进行数据交换，但是 PowerPC 处理器可以通过设置 PIWARn 寄存器的 TGI 字 段使得不同 PCI 总线域的设备直接通信，详见第2.2.3节。 许多处理器系统使用的 PCI 设备较少，因而并不需要使用 PCI 桥。因此在这些处理器系 统中，PCI 设备都是直接挂接在 HOST 主桥上，而不需要使用 PCI 桥扩展新的 PCI 总线。即 便如此读者也需要深入理解 PCI 桥的知识。 PCI 桥对于理解 PCI 和 PCIe 总线都非常重要。在 PCIe 总线中，虽然在物理结构上并不 含有 PCI 桥，但是与 PCI 桥相关的知识在 PCIe 总线中无处不在，比如在 PCIe 总线的 Switch 中，每一个端口都与一个虚拟 PCI 桥对应，Switch 使用这个虚拟 PCI 桥管理其下 PCI 总线 子树的地址空间。

4.1 PCIe总线的基础知识 与 PCI 总线不同，PCIe 总线使用端到端的连接方式，在一条 PCIe 链路的两端只能各 连接一个设备，这两个设备互为是数据发送端和数据接收端。PCIe 总线除了总线链路外， 还具有多个层次，发送端发送数据时将通过这些层次，而接收端接收数据时也使用这些层次。 PCIe 总线使用的层次结构与网络协议栈较为类似。 4.1.1 端到端的数据传递 PCIe 链路使用“端到端的数据传送方式”，发送端和接收端中都含有 TX(发送逻辑)和 RX(接收逻辑)，其结构如图4 1所示。 由上图所示，在 PCIe 总线的物理链路的一个数据通路(Lane)中，由两组差分信号，共4 根信号线组成。其中发送端的 TX 部件与接收端的 RX 部件使用一组差分信号连接，该链路也 被称为发送端的发送链路，也是接收端的接收链路；而发送端的 RX 部件与接收端的 TX 部件 使用另一组差分信号连接，该链路也被称为发送端的接收链路，也是接收端的发送链路。一

PCI总线是一种不依附于某个具体处理器的局部总线。从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能。PCI总线也支持总线主控技术，允许智能设备在需要时取得总线控制权，以加速数据传送。PCI总线系统要求有一个PCI控制卡，它必须安装在一个PCI插槽内。这种插槽是目前主板带有最多数量的插槽类型，在当前流行的台式机主板上，ATX结构的主板一般带有5~6个PCI插槽，而小一点的MATX主板也都带有2~3个PCI插槽。根据实现方式不同，PCI

PCI-to-PCI Bridge Architecture Specification，作为 PCI local bus的扩展，主要描述了对pci桥的建议。不知道怎么搞的把下载所需积分改小后，系统会自动把积分改回来，如果觉得积分太多就联系我吧

ＰＣＩ、ＰＣＩＸ和ＰＣＩＥｘｐｒｅｓｓ 的原理及体系结构 马鸣锦　朱剑冰　何红旗　杜　威　编著 ＰＣＩＥｘｐｒｅｓｓ是第三代高性能ＩＯ总线，在总线结构上采取了根本性的变革，主要体 现在两个方面：一是由并行总线变为串行总线；二是采用点到点的互连。 将原并行总线结构中桥下面挂连设备的一条总线变成了一条链路，一条链路可包含 一条或多条通路，每条通路由两对差分信号线组成双单工的串行传输通道，没有专用的数 据、地址、控制和时钟线，总线上各种事务组织成信息包来传送。ＰＣＩＥｘｐｒｅｓｓ１．０支持每 条通路在每个方向上的数据传输率达２．５Ｇｂｐｓ，每字节１０位编码，这样两个方向的带宽 可达０．５ＧＢｐｓ，整个链路的总带宽等于０．５ＧＢｐｓ乘以所含的通路数。每条链路的通路数 可根据具体设备所需的带宽裁剪，有效通路数有７种可选，这样最高传输率可达１６ＧＢｐｓ， 大大高于目前任何一种总线，可满足当前及将来一段时期的高速设备带宽需求。由于总 线变为链路，引脚数大大减少（传统ＰＣＩ总线为１２７个引脚），每引脚的平均带宽大幅提 升，有助于ＰＣＩＥｘｐｒｅｓｓ成本的降低