计算机组成原理课程设计。之前在平台上下载了其他资源，都是坑。要么是代码不全，要么是编译报错。经过自己和舍友的努力下（舍友大佬），能够编译通过。波形的结果也能正确演示，不过对于部分标志位的波形还是有点不对，不过对于平台上的资源来讲还是很值了。

基于VHDL和ISE平台编写的UART设计。其中包括了接收，发送，波特产色器，顶层v文件，和相关的测试v文件。代码有注释，仿真成功，可直接利用测试文件测试。还附带uart课程设计报告。-ISE platform written in VHDL and UART design. Including receiving, sending, Porter produced color picker, the top v files, and the associated test v file. Code Annotated, simulation success can be directly tested using the test file. Also comes with uart curriculum design report.

此工程是Verilog编写的运动计时器，数码管显示计时时间，有暂停和清零的功能 烧写到板子里好用