时间信息码

针对FPGA的结构与性能特点,深入分析了以往使用单片机或复杂的可编程逻辑器件(complicated programmable logic device, CPLD)实现IRIG-B 码(DC码)解码的优缺点;提出了一种基于现场可编程门阵列(field programmable gate array, FPGA)来实现对B码(DC码)的解码及周期信号输出的新方法;该方法基于一片FPGA芯片,与以往的各种方法相比,具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时提高了同步精度,具有较强的抗干扰性。

可用于南瑞电气 IRIG-B码对时监视。经实际测试，可以使用读取时间，但无法给电脑对时。可用于南瑞电气 IRIG-B码对时监视。经实际测试，可以使用读取时间，但无法给电脑对时。

本文描述了IRIG 106 标准中数据记录器部分。

提出了一种IRIG-B（DC）码产生电路的设计方法。采用Altera公司低功耗Cyclone FPGA系列中的EP1C6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件。为了设置和观察，使用8段数码管、拨码开关和按键来显示、修改和设置天、时、分、秒等时间信息。仿真和试验结果表明，该设计可以产生标准的IRIG-B（DC）码时间脉冲序列。

基于STM32C8T6的IRIG-B编码NCHU原创 转载发表请告知。

将irig-b的编解码合并到一个程序里 直接切换 芯片为stm32c8t6 NCHU原创 转载须知

美国靶场委员会(Range Commanders Council)下属遥测组(Telemetry Group)负责维护的遥测标准(Telemetry Standard)。当前最新版本为IRIG 106 2019。 IRIG 106 is a comprehensive telemetry standard to ensure interoperability in aeronautical telemetry application at RCC member ranges.

为达到IRIG-B码与时间信号输入、输出的精确同步，采用现代化靶场的IRIG-B码编码和解码的原理，从工程的角度出发，提出了使用现场可编程门阵列(FPGA)来实现IRIG-B码编码和解码的设计方案和体系结构，设计中会涉及到几个不同的时钟频率，FPGA对时钟的同步性具有灵活性、效率高、且功耗低。抗干扰性好的特点。结果表明，FPGA能够确保为从设备提供同源的时钟基准，使时钟与信号的延迟控制在200ns以内，从而得到了IRIG-B码与时间精确同步的效果。

IRIG-106的文档（2013版，chapter1-10，pdf版本）和测试程序及源程序，也可以到http://www.irig106.org/ 下载，