本文件主要介绍SystemVerilog的语法知识，包含最基础的变量类型，接口、以及OOP的简单介绍，此外还包含了线程通信，随机化验证、功能覆盖率的知识以及少量的systemverilog assertion的应用介绍。
2021-07-19 18:19:18
8.26MB
1
IEEE1800-2017 Systemverilog LRM(1).pdf
2021-03-24 12:01:25
15.28MB
1
Verilog(IEEE 1364):1995,2001,2005标准
SystemVerilog(IEEE 1800):2005,2009,2012,2017标准
不要分,不调分!!!
SHA256:
E20766665470C2892E6539737BB2CC79902C9EC22C645C3A31510E41E4B9F90B
2021-03-11 09:10:23
33.05MB
1