DCT IDCT核使用verilog编写的,用到了stratix中的乘加模块。 压缩包里共有两个核
2021-04-28 19:06:14 8.42MB DCT IDCT verilog stratix
1