Verilog HDL模型的不同抽象级别.ppt
2022-06-13 09:05:09 3.57MB Verilog
编写测试平台—HDL模型的功能验证(第二版)是一本不可多得的关于编写测试平台思想的好书,是业绩为数不得的测试平台编写方法论的书。
2022-05-24 16:17:07 31.92MB 测试平台 HDL模型 功能验证
1
编写测试平台—HDL模型的功能验证 很详细的一本书
2022-05-12 09:46:59 31.92MB testbench
1
Writing Testbenches using SystemVerilog 编写测试平台—HDL模型的功能验证(第二版)
2022-01-07 11:33:29 7.74MB Writing Testbenches using SystemVerilog
1
nocgen:NoC(片上网络)生成器,它生成由片上路由器组成的NoC的Verilog HDL模型
2021-10-09 15:25:51 30KB perl verilog PerlPerl
1
测试平台-HDL模型,对初学者写testbench有帮助
2019-12-21 21:36:04 776KB 测试平台-HDL模型
1