“第2章示例”目录：
例2-1.v————————书中例2-1的Verilog源代码；
例2-2.v————————书中例2-2的Verilog源代码；
例2-3.v————————书中例2-3的Verilog源代码；
例2-4.v————————书中例2-4的Verilog源代码；
例2-5.v————————书中例2-5的Verilog源代码；
“function”示例.v——书中关键字“function”示例的Verilog源代码；
“task”示例.v————书中关键字“task”示例的Verilog源代码；
=================================================================================
“第4章示例”目录：
8位乘法器.v——————书中8位乘法器的Verilog源代码；
74LS138.v——————书中74LS138的Verilog源代码；
D触发器.v——————书中D触发器的Verilog源代码；
除法器.v——————书中除法器的Verilog源代码；
基本RS触发器.v————书中基本RS触发器的Verilog源代码；
同步RS触发器.v————书中同步RS触发器的Verilog源代码；
数码管.v——————书中按键和数码管组成的输入输出电路的Verilog源代码；
=================================================================================
“第7章示例”目录：
avalon_pwm_source.zip：
Nios II系统中PWM外设源代码，其中：pwm_hw目录为Verilog源代码，pwm_sw目录为底层驱动程序
pwm_hw目录中包含文件：pwm_avalon_interface.v；pwm_register_file.v；pwm_task_logic.v为PWM外设的Verilog源代码，顶层文件是pwm_avalon_interface.v
pwm_sw目录中包含Nios II软件中需要应用的HAL目录和inc目录，test_software目录中含测试pwm外设用的程序
NiosII片外SRAM的Avalon-MM从设备接口.v：
为一个512K X 16bit的SRAM芯片接到Avalon总线从设备接口的Verilog源代码；
SRAM_16Bits_512K.rar：
Nios II系统中512K X 16bit的SRAM芯片外设源代码，其中SRAM_16Bit_512K.v为Verilog源代码；class.ptf为Avalon总线描述文件，mk_user_logic_SRAM_16Bits_512K.pl为该外设的描述文件；
第7章示例.rar：
为第7章Hello_LED的示例，使用Quartus II打开该工程。在software子目录下有相应的示例程序：Hello_LED；key；timer；UART
==================================================================================
“第10章示例”目录：
SOPC_PCI.rar：
为基于Nios II系统的数据采集卡设计实例，使用Quartus II打开该工程。
==================================================================================
“第11章示例”目录：
USB_Emulator.rar：
为基于Nios II系统的硬件在回路仿真器设计实例，使用Quartus II打开该工程。
==================================================================================
“SPI”目录：
SPI.v：
书中SPI接口外设的Verilog源代码；
spi_vhdl.zip：
SPI接口外设的VHDL源代码，详细说明请参考压缩文件中的readme.txt
==================================================================================
“UART”目录：
uart_verilog.rar：
UART接口外设的Verilog源代码，其中uart.v是顶层设计文件，txmit.v是数据发送模块Verilog源代码，rcvr.v是数据接收模块Verilog源代码；rcvr_tf.v是测试数据接收的Verilog源代码，txmit_tf.v是测试数据发送的Verilog源代码；
==================================================================================
“USB”目录：
usb2.rar：
USB接口外设的Verilog源代码，详细说明请参考压缩文件中usb_funct/doc/的usb_doc.pdf
2022-03-09 17:23:59
9.47MB
1
一个时钟分配电路，输入为时钟信号CLK，输出为信号F0~F5，这六个信
号中只允许有一个为高电平，F0、F2、F4的持续时间为2个CLK，F1、F3、F5的持续时间为4个CLK。
2021-09-05 22:49:47
977B
1
uart fpga 源代码，基于DE2-70调试过的，可通过串口小助手调试，祝你成功
2021-07-02 11:31:11
2KB
1