主要通过独立按键消抖这样一个实验，来进一步举例讲解状态 机的设计思想，独立按键消抖有多种方式可以实现，这里采用状态机的方式，既能方便大家 理解按键消抖的整个过程，又能进一步领会状态机的设计思想。

FPGA按键防抖，很好的，很详细，用的是verilog

FPGA按键实验。实现四个按键控制对应的四个LED灯，内含工程文件和FPGA原理图。对应的博客地址为 https://blog.csdn.net/qq_34020487/article/details/104822891

本文图文结合的对按键消抖原理进行了讲解，下面一起来学习一下

基于VHDL的按键消抖程序，已经经过验证，可以放心使用。另外在我的博客《FPGA按键消抖（附带程序）》中也对该程序进行了说明。

在FPGA的按键消抖原理方面讲的很透彻

按键计数将结果通过8段数码管显示FPGA设计Verilog逻辑源码Quartus11.0工程文件，FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module key_counter(clk,key,reset,seg_duan,seg_wei); input clk,key,reset; output [7:0] seg_duan; output [2:0] seg_wei; wire clk,key,reset; reg [7:0] seg_duan;//数码管段选 reg [2:0] seg_wei;//数码管位选 reg key_out; parameter s0=2'b00,s1=2'b01,s2=2'b10,s3=2'b11; reg [1:0] state; reg [3:0] key_counter_ge;//按键计数个位 reg [3:0] key_counter_shi;//按键计数十位 reg [3:0] key_counter_bai;//按键计数百位 reg [9:0] div_count;//数码管扫描时钟分频计数 reg clk_scan;//位选时钟 reg [1:0] wei_select;//位选信号 /****************************按键消抖**********************************/ always @(posedge clk) begin case (state) s0: begin key_out<=1'b1; if(key==1'b0) state<=s1; else state<=s0; end s1: begin if(key==1'b0) state<=s2; else state<=s0; end s2: begin if(key==1'b0) state<=s3; else state<=s0; end s3: begin if(key==1'b0) begin key_out<=1'b0; state<=s3; end else begin key_out<=1'b1; state<=s0; end end default: state<=s0; endcase end /****************************按键计数**********************************/ always @(negedge key_out or negedge reset) begin if(!reset) begin key_counter_ge <=4'd0; key_counter_shi<=4'd0; key_counter_bai<=4'd0; end else begin if(!key_out)//判断按键是否按下 begin key_counter_ge<=key_counter_ge+1'b1;//按键计数个位加一 if(key_counter_ge==4'd9) begin key_counter_ge<=4'd0;//个位清零 key_counter_shi<=key_counter_shi+1'b1;//按键计数十位加一 if(key_counter_shi==4'd9) begin key_counter_shi<=4'd0;//十位清零

FPGA 实现按键的长短按，并通过串口发送不同的码值

cyclone4 FPGA 按键消抖实验测试 Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。

开放板为FPGA板，开发软件为quartus 8.0，软件语言为C语言。主要功能为通过3*3按键输入，在多位数码管上显示0000~9999区间的任一数值。