本文简要描述基于万兆网的GigE Vison IP设计方案。
一、GigE Vsion协议要点
GigE Vison协议基于普通的以太网物理链路，运行在UDP协议层之上，包含控制协议GVCP和数据流协议GVSP两大部分，整个层次结构如下图1所示。
图1 GigeVison协议层次结构图
GigE Vison协议的要点如下：
（1）上电或复位完成后必须先进行IP配置和设备枚举，必须支持DHCP和LLA（Auto IP）两种IP配置方式；
（2）在UDP层上建立应答握手机制以保证传输，GVCP采用3956端口，数据长度必须以32bit为边界，数据不可分包传输；
（3）设备必须支持心跳功能以确认处于连接状态；
（4）支持控制（1个）、数据流（1~512个）和消息（0~1个）三种通道，每个通道分配不同的UDP端口，控制通道支持三种不同的访问权限；
（5）必须支持最小规模的ICMP（GigeVsion要求必须支持Ping命令）；
（6）GVSP的数据包以字节为边界，数据包的大小由第一个有效的test packets决定，支持错误恢复
2024-03-30 15:48:02
212KB
1
题主最近开始接触和FPGA的方案验证相关的工作内容，需要把握FPGA内部资源的详细信息，所以又仔细查看了官方的器件手册。这一次给大家分享的内容主要涉及Xilinx FPGA内的CLBs，SelecTIO和Clocking资源，适合对FPGA设计有时序要求，却还没有足够了解的朋友。
2024-03-30 11:44:20
430KB
1
前几个月，因为给别人做项目的缘故，使用了lattice的FPGA。使用过程中最大的问题就是软件不熟，网上分享的资料也比较少。
2023-10-05 20:59:27
54KB
1
超越极限：仅49片SHA-3
针对FPGA特定SHA-3实现的VHDL代码发布于：
维克托·阿里巴斯（Victor Arribas），“超越极限：仅49片SHA-3”。 FPL 2019：239-245
如果您在工作中使用这些实现，请将本文引用为：
@inproceedings{DBLP:conf/fpl/Arribas19,
author = {Victor Arribas},
title = {Beyond the Limits: {SHA-3} in Just 49 Slices},
booktitle = {{FPL}},
pages = {239--245},
publisher = {{IEEE}},
year = {2019}
}
谢谢！
2023-03-22 22:40:31
320KB
1
基于FPGA的数字电子时钟，采用verilog语言编写，引脚已经设置好，直接运行上传即可使用。本文是用verilog语言来描述一个基于FPGA的多功能数字电子时钟的设计，该设计具备时间显示，准确计时,时间校准, 定时闹钟等功能。本文首先介绍了需要完成的工作，然后介绍了系统整体设计以及源代码开发过程。源代码首先在Quartus软件上进行仿真、综合，通过后下载到正点原子新启点开发板上，在FPGA器件上的试验结果表明上述功能全部正确,工作稳定良好。
1、能够用数码管或液晶屏显示时、分和秒（采用24小时进制）；
2、具有按键校时功能，对小时和分单独校时，对分校时时，停止向小时进位；
3、具有闹钟功能，闹钟铃声为自主设计的用蜂鸣器发出的声音；
4、通过按键设置闹钟功能，且自动停闹和手动操作停闹；
5、其它创意设计：增加闹钟模式开启指示灯和闹铃提示灯；可以作为秒表使用。
2023-02-14 19:42:52
8.91MB
1
参照can芯片 saj1000控制器结构，写的can控制器
2022-11-07 15:41:42
861KB
1
实现高速 LVDS 数据传输的功能，通过在开发板上环路测试来验证FPGA的LVDS的数据发送和接收。
2022-11-07 15:15:42
6.9MB
1
FPGA的1024点的FFT算法程序，经过调试，程序移植性强。
2022-11-05 11:58:56
6.16MB
1
使用FPGA实现基本的基于BU61580的1553B总线通讯协议进行通讯
2022-10-22 23:36:19
2KB
1