设计工程师通常在FPGA上实现FIFO(先进先出寄存器)的时候，都会使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其针对性变差，某些情况下会变得不方便或者将增加硬件成本。此时，需要进行自行FIFO设计。本文提供了一种基于信元的FIFO设计方法以供设计者在适当的时候选用。这种方法也适合于不定长包的处理。 　　FIFO在数字通讯芯片领域中有两个主要的作用，缓冲数据和隔离时钟。对于FIFO的设计，关键的问题是如何实现RAM的读写双方的信息交换。一般情况下，设计者都直接调用厂商为自己的FPGA专门打造的FIFO核。基本单元是FIFO所使用的RAM的读写操作的单元，如一个字

swjtu电子设计自动化（EDA）实验6报告

异步FIFO设计原理与设计方法以及重要问题汇总（包含verilog代码-Testbench-仿真结果）

Peter Alfke所写的文章，里面详细分析介绍了异步FIFO的设计，英语原版资料

基于FPGA的非对称同步FIFO设计

基于FPGA异步FIFO设计完整报告，发送 接收模块

本代码适用于想要入行数字IC领域，同步fifo设计代码

异步FIFO设计的源代码，工程，仿真波形 verilog

DDR读写测试 DDR3使用型号MT41K256M16-32Meg * 16 * 8 banks 硬件平台：xilnx K7325 软件操作：vivado2017.4 因代码程序大，上传不了，如有需要可联系我

介绍了DDR SDRAM的接口时序，分析了其在系统中的位、功能和作用，在此基础上提出了设计方案规划。之后着重叙述了基于Stratix．II GX系列FPGA的DDR2接口的FIFO工程设计，对于主控核心单元、数据输入单元和数据缓存单元进行了单独的模块化分析，并且对主要模块进行了功能仿真，归纳问题。