fpga-fft 基于Bailey四步大型FFT算法的高度优化的流FFT核心： : 数据输入/输出是连续的，帧之间没有间隙。 当前仅支持2的幂次方和定点数据。 资源使用率与Xilinx FFT IP内核相当，对于普通大小，Fmax最多可提高30％。 Zynq-7000 名称 配置 设备 LUT FFs RAMB36 DSP48E1 最大值 fft1024 24b数据，17b旋转，四舍五入 XC7Z010-1 1648年 4087 2个 16 350兆赫 fft1024_wide 32b数据，24b旋转，四舍五入 XC7Z010-1 2508 6096 3 32 310兆赫 fft1024_spdf_wide 32b数据，24b旋转，四舍五入 XC7Z010-1 3259 7101 4 32 310兆赫 fft4096 24b数据，1

FFT实验例程完整版工程，包含tb激励文件，可以仿真，建议使用modelsim进行仿真。 可以查看https://blog.csdn.net/qq_41894385/article/details/124611267文档，解压密码也在该文档。

详细的讲述了，xilinx的IP内核的使用方法，包括配置、引脚管理、时序控制。

在Vivado环境下，调用1024点FFT核，利用乘法器计算I路和Q路的平方，求和；调用cordic核开根号，计算得到信号的幅度谱。使用Systemverilog语言设计testbench。仿真验证了采样率100MHz，40M带宽的线性调频信号的频谱输出

vivado中FFT核的调用配置及Verilog HDL 版本的testbench.v文件

该手册非常清楚详尽，据此能使用Quartus中的FFT软核，从而Altera公司的FPGA可以很轻易地实现FFT.

介绍了Quartus II的FFT ip核的设置以及使用，采用Modelsim仿真，完全傻瓜式的教程，一看就会

工程实现1024点FFT运算，应用XILINX fft核，对fft运算后的数据取模运算，同时带有仿真模块，验证模块的正确性

Altrera的FPGA-FFT核ModelSim仿真测试代码，使用的是Qsys工具生成IP核仿真测试代码

参考这篇博客：https://blog.csdn.net/weixin_37182342/article/details/88916904，利用Vivado2017.4软件实现仿真，并在MATLAB软件中进行结果验证。