EDA基础实验 加减乘除各种运算符 半加全加 时序电路的Verilog设计
2024-06-17 22:59:23 1.59MB
1
verilog HDL 实验报告团 里面是前四个实验的实验报告。最新的哦。
2023-10-09 17:07:32 197KB VERILOG HDL 实验报告
1
实验一、单级放大电路的设计与仿真 实验二 负反馈放大电路的设计与仿真 实验三 阶梯波发生器的设计和仿真
2022-05-22 19:01:32 1.92MB 自动化 文档资料 运维
1
EDA技术课程期末实验汇总。内有全加器的设计、含异步清0和同步时钟使能的十进制计数器、秒表的设计,以及序列检测器、数字频率计的设计。并有详细的VHDL语言代码,结构原理图,波形仿真图。
2022-05-15 15:57:11 636KB EDA 实验 报告
1
南昌大学eda实验报告
2022-05-05 09:04:53 2.12MB 南昌大学eda实验报告
EDA实验报告南昌大学讲解
2022-05-05 09:04:41 849KB EDA实验报告南昌大学讲解
广东工业大学EDA实验报告全部
2022-05-04 14:04:23 52.67MB 文档资料 EDA 广东工业大学
1
基于Libero的数字逻辑设计仿真及验证实验实验报告(现代部分) 考核部分 所有芯片的代码和测试平台代码,还有运行截图,每一个芯片都齐全,还有考核部分的
2022-04-29 10:09:31 10.93MB 广工 EDA与数字逻辑 Libero
1
EDA实验报告 .pdf
2022-02-21 09:08:17 180KB #资源达人分享计划#
广东工业大学数字逻辑与EDA设计实验报告 师姐靠这个拿了95分,实验内容全面,实验报告优秀,免费开源
2022-01-03 09:04:41 3.83MB EDA
1