verliog设计实现实时时钟DS1302的驱动工程源码，quartus11.0G工程文件，FPGA为CYCLONE4E ep4ce15f17c8,可以做为你的设计参考。
2021-02-26 09:05:24
3.52MB